Устройство для интегрирования сигнала

 

Изобретение относится к вычислительной и измерительной технике. С целью увеличения времени и повышения точности интегрирования устройство имеет два операционных усилителя 1 и 2 и третий операционный усилитель 3, осуществляющий коррекцию дрейфа операционных усилителей 1 и 2, которые поочередно подключаются к интегрирующему конденсатору 4. В результате этого осуществляется непрерывный процесс интегрирования в течение длительных интервалов времени. 2 ил.

„„SU„„1571623

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (gI)g С 06 С 7/186

«

С

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ

IlO ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ

ПРИ ГКНТ. СССР

К A ВТОРСКОМУ СВИДЕТЕЛЬСТВУ (21) 4425655/24- 24 (22) 29.02.88 (46) 15.06.90. Бюл. 1 - 22 (71) Харьковский политехнический институт им.В.И.Ленина (72) В.Л.Яндоло, Сунанто, С.И.Дрейслер и А.В.Ковалев (53) 681.335(088.8) (56) Авторское свидетельство СССР

Ф 960853, кл . С 06 С 7/186, 198 1.

Авторское свидетельство СССР

Р 1201853, кл. G 06 G 7/ l86.

2 (54) УСТРОЙСТВО ДЛЯ ИНТЕГРИРОВАНИЯ

СИГНАЛА (57) Изобретение относится к вычислительной и измерительной технике. С целью увеличения времени и повыюения точности интегрирования устройство имеет два операционных усилителя 1 и 2 и третий операционный усилитель 3, осуществляющий коррекцию дрейАа операцион п|х усилителей 1 и 2, которые поочередно подключаются к интегрирующему конденсатору 4. В результате этого осуществляется непреривный процесс интегрирования в течение длительных интервалов времени. 2 ил.

1571623

Изобретение относится к вычислительной и измерителЬной технике и может быть использовано для интегрирования электрических сигналов в системах автоматического регулирования. Цель изобретения — увеличение времени и повышение точности интегрирования.

На фиг. 1 приведена схема устройст-!р ва для интегрирования сигнала; на фиг. 2 — импульсные последовательности для управления ключами.

Устройство содержит .первый 1, второй 2 и третий 3 операционные усилители (ОУ), интегрирующий конденсатор

4, первый 5 и второй 6 запоминающие конденсаторы, масштабные резисторы 79 и ключи 10-17. Первая обкладка интегрирующего конденсатора 4 соединена 2р через резистор 8 с входом устройства, через ключ 1 1 с интегрирующим входом

ОУ 1 и ключ 10 с инвертирующим входом ОУ 2. Неинвертируюшрле входы ОУ 1 и ОУ 2 подключены соответственно че- 25 рез запоминающие конденсаторы 5 и 6 к шине. нулевого потенциала и через ключ 14 и 15 к выходу 03 3. Выходы

ОУ 1 и ОУ 2 подключены соответственно через ключи 16 и 17 к инвертирующему входу ОУ 3 и через ключи 12 и 13 к второй обкладке интегрирующего конденсатора 4.

Устройство для интегрирования сигнала работает следующим образом, В процессе интегрирования ОУ 1 и 2 поочередно подключаются к интегрирующему конденсатору 4 на равные интервалы времени. Ключи управляются двумя импульсными последовательностями, 4р сдвинутыми друг относительно друга на полпериода (фиг.2}.

В течение первого полупериода t замкнуты ключи 11 12,15 и 17, а ключи

10, 13, 14 и 16 разомкнуты. Ключи 11 45 и 12 подключают к интегрирующему конденсатору.4 вход и выход ОУ 1, кото рый обеспечивает интегрирование вход. ного сигнала. Ключи 15 и 17 включают

ОУ 3 коррекции дрейфа в обратную связь ОУ 2. При этом на запоминающем конденсаторе 6 устанавливается компенсирующее напряжение, равное по значению и противоположное по знаку дрейфу ОУ 2.

В течение второго полупериода замыкаются ключи 10,13,!4 и 16, а ключи 11,12,15 и 17 размыкаются. Ключи 10 и 13 подключаются к интегрирующему конденсатору 4 вход и выход ОУ 2, который продолжает обеспечивать процесс интегрирования. При этом ключи

15 и 17 разомкнуты и запомненное напряжение на конденсаторе 6 компенсирует дрейф ОУ. 2, При размыкании ключей 11 и 12 и замыкании ключей 14 и

16 происходит отключение ОУ 1 от интегрирующего конденсатора 4 и подключение его к ОУ 3. При этом на запоминающем конденсаторе 5 устанавливается напряжение, компенсирующее дрейф ОУ 1.

В следующем интервале времени снова подключается ОУ 1 к интегрирующему конденсатору 4, -а ОУ 2 отключается и т.д.

Предлагаемое устройство позволяет за счет поочередной работы операционных усилителей поддерживать непрерывный процесс интегрирования и полностью устранить погрешности, связанные с цепями коррекции дрейфа, Кроме того, отсутствие в контуре интегрирования дополнительных инерционных звеньев повышает точность и снимает связанные с этим ограничения на форму входного сигнала.

Таким образом, в предлагаемом устройстве за счет устранения влияния коррекции дрейфа повышается точность интегрирования в течение длительных интервалов времени.

Предлагаемое устройство может быть использовано в интегрирующих, пропорционально-интегрирующих, ди хЪеренцирующих и других звеньях различных систем с высокими требованиями к точности измерений и. качеству регулирования.

Формула изобретения

Устройство для интегрирования сигнала, содержащее последовательно соединенные первый масштабный резистор, первый вывод которого является входом устройства, и интегрируюший конденсатор, обкладки которого через первый и второй ключи соединены соответственно с инвертирующим входом и вы— ходом первого операционного усилителя и через третий и четвертый ключи соответственно с инвертирующпм входом н выходом второго операционного усилителя, с пятого по восьмой ключи, Bto рой и третий масштабные резисторы, первые выводы которых соединены с шиной нулевого потенциала, первый запоминающий конденсатор, первая обкладка которого подключена к первому вы1571б23

Составитель С.Белан

Техред М.Дидык Корректор

Редактор Е.Копча

Заказ 1514 Тира к 563 Подписное

ВНИИПИ Государ< твенного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-издательский комбинат "Патент", г.Ужгород, ул. Гагарина, 101 воду шестого ключа, о т л и ч а ю— щ е е с я тем, что, с цеЛью увеличения времени и повышения точности интегрирования, в устройство введены третий операционный усилитель и второй запоминающий конденсатор, первая обкладка которого подключена к первому выводу пятого ключа, второй вывод которого соединен с вторым выводом шестого ключа и подключен к выходу третьего операционного усилителя, неинвертирующий вход которого .соединен с шиной нулевого потенциала, а инвертирующий вход через седьмой и восьмой ключи подключен к выходам соответственно первого и второго операционных усилителей, неинвертирующие входы которых соединены с первыми обкладками, соответственно первого и второго запоминающих конденсаторов, вторые обкладки которых подключены

1О к шине нулевого потенциала, а вторые выводы второго и третьего масштабных резисторов соединены с инвертирующи" ми входами соответственно первого и второго операционных усилителей.