Аналого-дискретное интегрирующее устройство

 

СОЮЗ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСНИХ

РЕСПУБЛИН ()9) SU (11) (51)4 G 06 4 7/186

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

)() ие.!

ГОСУДАРСТВЕННЫЙ КОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТНРЫТИЯМ

ПРИ ГКНТ СССР (21) 4273044/24-24 (22) 01.07.87 (46) 28.02.89. Бюл. М 8 (71 ) Институт проблем моделирования в энергетике АН УССР, СпеЦиальное . конструкторско-технологическре бюро средств моделирования Института проблем моделиронания в энергетике

АН УССР

)(72) Г.И.Грездов, Ю1!.Космач и Г.А.Лобок (53) 681.335(088.8) . (56) Авторское свидетельство СССР

И 875407, кл. 0 06 G 7/186, 1979.

Авторское свидетельство СССР

11 1327128, кл. G 06 G 7/186, 1985. ,(54) АНАЛОГО-ДИСКРЕТНОЕ ИНТЕГРИРУЮЩЕЕ УСТРОЙСТВО (57) Изобретение относится к вычислительной технике, а именно к гибридным вычислительным устройствам, и предназначено для длительного и точного интегрирования произвольно ме-, няющихся функций времени. Целью изобретения является повышение точности интегрирования. Цель достигается введением в аналого-дискретное интегрирующее устройство второго нуль-органа 11 и анализатора 12 с .соответствующими связями, что позволяет на основе анализа знаков входного сигнала, выходного напряжения аналогового интегратора 1 и зчака подынтегральной функции реализовать после достижения ныходным напряжением аналогового интегратора 1 порогового уровня такое . управление знаком подынтегральной функции, при котором для данной полярности входного сигнала знак приращения интеграла бып бы направлен всег.да внутрь шкалы, Это позволяет исполь.зовать его для длительного и-точного интегрирования любых знакопеременных сигналов, вплоть до импульсных, и представлять результат интегрирования в цифровом коде. 4 ил, 146236

Изобретение относится к вычислительной технике, а именно к гибридным вычислительным устройствам, и предназначено для длительного и точного интегрирования произвольно меняющихся функций времени.

Цель изобретения — повышение точности интегрирования.

На фиг.l показана функциональная схема предлагаемого устройства; на фиг.2 — схема анализатора знака; на фиг.3 †. таблица истинности и таблица прошивки анализатора; на фиг.4— временные диаграммы эпюр напряжений 15 на выходах основных блоков устройства.

Аналого-дискретное интегрирующее устройство (фиг.l) состоит из аналогового интегратора 1, компараторав 20

2 и 3, переключателя 4 подынтегральной функции, элемента ИЛИ 5, управляющего триггера 6, блока 7 управления направлением счета, формировате.-. ля 8 импульсов, реверсивного счетчи- 25 ка 9, первого нуль-органа 10, второго нуль-органа 11 и анализатора.12 знака. !

Анализатор 12 знака (фиг.2) выполнен на собственном анализаторе 13 и 30 формирователе 14 импульса.

Анализатор 13 выполняет анализ энакон согласно таблице истинности, формируя сигнал Сч, и выполнен на микросхеме 556РТ4, первый, второй и третий входы (адресные) которой соединены с соответствующими входами блока, а четвертый вход (выборки)— с четвертым входом блока.

Устройство работает следующим 40 образом.

В зависимости от величины входного сигнала можно выделить два характерных режима работы устройства. Первый режим работы возникает, когда 45 входной сигнал и по модулю больше напряжения дрейфа е аналогового интегратбра (! u !)!е!). После пуска устройства входной сигнал, например и О (ЗнХ=О), поступает через переключатель 4 на первый вход (ЗнХ =О) аналогового интегратора 1. Как только выходное напряжение аналогового интегратора 1„ имеющее положительное приращение, достигнет положительного порогового уровня (ЗнЕ=О), срабатыва" ет комларатор 2. Анализатор 12 знака к этому моменту имеет на своих входах информацию о знаках, которая

5 2 соответствует первой строке (ЗнХ =О, ЗнХ=О, ЗнЕ=О) в таблице истинности, приведенной на фиг.3, где ЗнХ вЂ” знак подынтегральной функции; ЗнХ вЂ” знак входного сигнала, ЗнŠ— знак выходного напряжения аналогового интегра тора

Следовательно, при появлении управляющего сигнала компаратора 2 анализатор 12 знака формирует счетный импульс Сч, который изменяет знак подынтегральной функции (ЗнХ =1), и переключатель 4 передает входной сигнал на другой вход аналогового интегратора 1. Это приводит к изменению знака приращения интеграла, и выходное напряжение аналогового интегратора 1 устремляется х отрица" тельному пороговому уровню, при достижении которого (Зим=1) срабатывает компаратор 3. Анализатор 12 знака к этому моменту будет иметь на своих входах информацию о знаках, которая соответствует шестой строке (1,0,1) в таблице истинности. Следовательно, при появлении. управляющего сигнала компаратора 3, анализатор 12 знака формирует счетный импульс Сч, который изменяет знак подынтегральI ной функции (ЗнХ =О), и переключатель 4 передает входной сигнал на первый вход аналогового интегратора 1. Это приводит к изменению знака приращения интеграла, и выходное напряжение аналогового интегратора

1 устремляется к положительному пороговому уровню, и т.д. Если входной сигнал отрицательный (u <О), то срабатывает вначале компаратор 3 и в анализаторе 12 знака реализуется седьмая строка (0,1,1) таблицы истинности, а затем компаратор 2 и чет.-. вертая строка (1,1 0) таблицы истинности. Счетные импульсы Сч с анализатора 12 знака поступают в счетчик 9, который в соответствии с направлением счета, формируемьпя блоком 7, накапливает н цифровом коде результат интегрирования.

Второй режим работы устройства возникает, когда входной сигнал и по модулю меньше напряжения дрейфа е аналогового интегратора или равен нулю (О ь I u 4е!). В качестве примера рассмотрим случай, когда напряжение дрейфа и входной сигнал положительные (е > О, u ) О). Так как напряжение дрейфа приложено к иннерс14623 ному входу «налогового интегратора, то после пуска выполняется интегрирование величины и-е О, и выходное напряжение аналогового интегратора, 5 имея отрицательное приращение, устремляется к отрицательному пороговому уровню, при достижении которого срабатывает компаратор 3. Анализатор 12 знака к этому моменту имеет на своих входах информацию о знаках, которая соответствует пятой строке (0,0,1) таблицы истинности. Следовательно, при появлении управляющего сигнала компаратора счетный импульс (Сч=О) не Аормируется, знак подынтегральной функции не изменяется и выходное напряжение аналогового интегратора продожкает изменяться в сторону насыщения. Однако через заданное время формирователь 8 формирует сигнал разряда интегрирующих конденсаторов, благодаря чему выходное напряжение аналогового интегратора возвращается в пределы шкалы, после чего . 25 процесс повторяется. При других комбинациях полярности дрейфа, вкодного сигнала и знака подынтегральной функции в анализаторе знака реализуются вторая, третья и восьмая строки таблицы истинности и счетный импульс также не формируется. Таким образом, накопления интеграла при 0 <1ul 1е I не происходит.

Расммотрим работу устройства при изменении полярности входного сигна-,. ла Известно, что любое изменение полярности входного сигнала приводит к изменению знака приращения интеграла и это выполняется всегда, когда выходное напряжение аналогового интегратора находится внутри шкалы, Од."„ нако если изменение полярности входного сигнала происходит, когда выходное напряжение аналогового ин-.. 4> тегратора находится за пределами шкалы (присутствует управляющий сигнал компараторов), то знак приращения интеграла не изменяется, а устройство при этом работает следующим образом. Пусть входной сигнал (например, фиг.4а) поступает на первый вход аналогового интегратора

1. При достижении выходным напряжением аналогового интегратора 1 положительного порогового уровня срабатывает компаратор 2. Анализатор 12 знака, реализуя первую строку (0,0,0) таблицы истинности, формирует счет65 ный импульс (фнt .4з), который иэ.тняет знак подынтегральной функции (Аиг.4г)., что приводит к изменению знака приращения интеграла, и выходное напряжение аналогового интегратс— ра 1 начинает изменяться к противопсложному пороговому уровню (фиг,4б).

Однако в точке 1 (фиг.4а) происходит изменение знака входного сигнала (фиг.4д). Так как управляющий сигнал компаратора присутствует (фиг.4в), то анализатор 12 знака, реализуя четвертую строку (1,I 0) таблицы истинности, формирует счетный импульс Сч (фиг.4з), который изменяет знак подынтегральной функции (фиг.4г), что позволяет сохранить знак приращения интеграла без изменения, и выходное напряжение аналогового интегратора 1, изменяясь, входит внутрь шкалы (кривая 2, фиг.4б).

Таким образом, формирование управления знаком подынтегральной функции на основе анализа знаков входного сигнала, выходного напряжения аналогового интегратора и знака подынтегральной функции позволяет после достпжения выходным напряжением аналогового интегратора порогового уровня (при наличии управляющего сигнала компэратора) установить такой знак подынтегральной Аункции, при котором для данной полярности входного сигнала знак приращения интеграла будет всег да направлен внутрь шкалы.

Формула изобретения

Аналого-дискретное интегрирующее устройство, содержащее аналоговый интегратор, информационные входы ко-. торого через переключатель подключены к входу устройства, а выход аналогового интегратора соединен с информационными входами первого и второго компараторов и входом первого нульоргана, выход которого подключен к первому входу блока управления направлением счета„ выходы компараторов через элемент Ш1И соединень. с входом формирователя импульсов, выход которого подключен к входу приведения в исходное состояние аналогового интегратор», управляющий триггер, выход которого соединен с управляющим входом переключателя и вторым входом блока управления направлением

14623

ЗМХ

ЭИХ

3HZ

Таблица истиь осруи

Табпцца прсши3ки Па 55ЕРТ4 счета, выход которого соединен с входом управления направлением счета

1 реверсивного счетчика, выход которого является выходом устройства, о т—

5 л и ч а ю щ е е с я тем, что, с целью повыления точности интегрировання, в него введены второй нуль-оргЬн и анализатор знака, первый адрес1 нЫй вход которого соединен с выходом управляющего триггера, второй и тре65 6 тий адресные входы подключены к выходам первого и второго нуль-органов соответственно, вход выборки соединен с выходом элемента ИЛИ, а выход подключен к входу управляющего триггера, к третьему входу блока управления направлением счЕта и счетному входу реверсивного счетчика, причем вход второго нуль-органа соединен с входом устройства.

1462365 нас

Редактор А.Огар

Заказ 7I6j50 Тираж 667 Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-издательский комбинат "Патент", r. Ужгород, ул. Гагарина, 101

6 и ЗмХ а зол а 5нУ

3 6

Составитель С.Белан

Техред Л.Сердюкова Корректор Э.Лончакова