Устройство для детектирования ошибок

 

Изобретение относится к радиотехнике. Цель изобретения - повышение точности при одновременном увеличении помехоустойчивости. Устройство содержит три сумматора 1-3 по модулю два, первый компаратор 4, четыре триггера 5 - 8, два счетчика 9,10, первый элемент И 11, регистр сдвига 12, включающий первый и второй разряды 12.1, 12.2 и элемент И 12.3, третий счетчик 13, четвертый сумматор 14 по модулю два, пятый и шестой триггеры 15, 16, второй компаратор 17, четвертый счетчик 18, второй элемент И 19. В зависимости от подачи управляющего сигнала /лог.1 или лог.0/ на первый управляющий вход открываются или закрываются элементы И 12.3 и 19. Второй компаратор 17 начинает сравнение внешней псевдослучайной последовательности (ПСП) и внутренней ПСП. По сигналу разности осуществляется вхождение устройства в синхронизм с регистром сдвига передатчика. После этого устройство начинает работать как детектор ошибок входной внешней ПСП. 1 ил.

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК щ) Н 04 В 3/46

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

Н А ВТОРСКОМУ СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ HOMHTET

ПО .ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ

ПРИ ГКНТ СССР (2 1) 4619 735/24-09 (22) 12. 12.88 (46) 23.06.90.Бюл. ¹ 23 (72) В.В,Акулов, К,Г,Кирьяков и А.С,Меднов (53) 621.376.3:621.373 (088.8) (56) Авторское свидетельство СССР, № 1251335, кл. Н 04 В 3/46, 1985, (54) УСТРОЙСТВО ДЛЯ ДЕТЕКТИРОВАНИЯ

ОШИБОК (57) Изобретение относится к радиотех нике. Цель изобретения — повьппение точности при одновременном увеличении помехоустойчивости. Устройство содержит три сумматора I — 3 по модулю два, первый компаратор 4, четыре триггера 5 — 8 два счетчика 9 IO> первый элемент И 11, регистр сдвига

„„Я0„„1573545 А 1

l2, включающий первый и второй раз- ряды 12,!. 12.2 и элемент И 12.3, тре.тий счетчик 13, четвертый сумматор 14, по модулю два, пятый и шестой триггеры 15,16, второй компаратор 17, четвертый счетчик 18, второй элемент

И 19„ В зависимости от подачи управ- . ляющего сигнала ("Лог,!" или "Лог.0") на первый управляющий вход открываются или закрываются элементы И 12,3 и 19. Второй ко мпар атор 1 7 начинает сравнение внешней псевдослучайной последовательности (IICII) и внутренней ПСП. По си гналу разно сти о существляется вхождение устройства в синхронизм с регистром сдвига передатчика, После этого устройство начинает работать как детектор ошибок. входной внешней ПСП. I ил, 15 73545

Изобретение относится к радиотехнике и может использоваться в анапизаторах ошибок при контроле каналов связи

Цель изобретения — повышение точности при одновременном увелччении помехоустойчивости.

На чертеже представлена структурная электрическая схема предпагаемого устройства, Устройство для детектирования ошибок содержит первый 1, второй 2 и третий 3 сумматоры по модулю два, первый компаратор 4, первый 5 ° вто,. рой 6, третий 7 и четвертый 8 триг геры, первый 9 и второй 10 счетчики, ! первый элемент И 11, регистр 12 сдви, га, включающий первый 12,1 и второй

l2.2 разряды и элемент И 12. 3, тре, тий счетчик 13 четвертый сумматор 14 по модулю два, пятый 15 и шестой 16 триггеры, второй компаратор 17, чет вертый счетчик 18 и второй элемент

И 19. 25

Устройство работает следующим образом.

При подаче сигнала "Лог, 1" на первый управлякщий вход устройства 30 управлякщим выходом разряда 12. 1 регистра 12 сдвига сигнал "Лог, l" (высокий потенциал ) открывает элементы И 12.3 и 19. На их выходе появляется сигнал "Лог,О" или "Лог, l" в 35 зависимости от того, какой сигнал поступает на их вторые входы. При подаче сигнала "Лог,О" на первый управляющий вход устройства управляющим выходом разряда 12.1 регистра 12 40 сдвига сигнал "Лог.О" (низкий потенциал) закрывает элементы И 12,3 и

19, т.е, на их выходах всегда присутствует сигнал "Лог,О", что равносильно отключению сигнала с выхода раз- 45 ряда 12.1 регистра 12 сдвига и сигнала ошибки от третьего сумматора 3.

Одновременно после включения устройства импульс синхронизации (начальной установки) устанавливает второй

6, третий 7 и четвертый 8 триггеры, первый 9, третий 13 и четвертый 18 счетчики - в исходное состояние, при котором на выходе первого 9 и четвертого 18 счетчиков и прямом выходе третьего триггера 7 устанавливается уровень "Лог.О", а на прямом выходе четвертого триггера 8 - уровень

"Лог,l". При этом на выходе второго триггера 6 и третьего счетчика 13 устанавливается уровень ."Jior, 0", который разрешает первому счетчику 9 счет тактов с тактового входа устройства. Модуль счета четвертого счетчика 18, равный числу (ш), и модуль счета третьего счетчика- 13, равный числу (1+о(), устанавливается предварительно сигналами управления на соответствующих управляющих входах устройства, Второй компаратор 17 начинает сравнение входной внешней ПСП,, поступающей через пятый 15 и шестой .

16 триггеры и формируемой на третьем выходе регистра 12 сдвига (выход разряда 12,1) внутренней ПСП. При этом импульсы ошибок с выхода второго компаратора 17 проходят на третий счетчик 13 и на первый элемент И 11, Последний открыт уровнями "Лог,l" с инверсного выхода третьего триггера 7 и прямого выхода четвертого триггера 8. Поэтому иьптульсы ошибок воздействуют на регистр 12 сдвига через четвертый сумматор 14 до тех пор, пока первый счетчик 9 не досчитает число тактовых импульсов до (n+ l ), Если при этом в разрядах 12,1 и 12.2 регистра 12 сдвига записана безошибоч-, ная информация, т, е. регистр 12 сдви"

ra устройства войдет в синхронизм с регистром сдвига передатчика (не показан ), то на следующем этапе, когда на инверсном выходе третьего триггера 7 установится "Лог.О" и разрешен счет тактов четвертым счетчиком 18 и счет ошибок третьим счетчи" ком 13, а первый элемент И 11 закрыт, третий счетчик 13 за число тактовых периодов m при правильном выборе ш и (1+о() не достигает до своего модуля счета (1+о() (при ожидаемом распределении ошибок во входной ПСП). На выходе четвертого счетчика 18 появится импульс, который установит "Лог.0" на прямом выходе четвертого триггера

8, который закроет первый элемент

И 11 и разрешит счет ошибок вторым счетчиком 10, т.е. третий этап синхро" низ ации закончится.

Если на втором этапе синхронизации в регистре 12 сдвига записана хотя бы одна ошибка, которая принята во входной IICII, на третьем этапе синхронизации третий счетчик 13 sa число тактовых периодов m успевает достичь до своего модуля счета (1+4 и положительный импульс íà его выходе уста3545

40 5 триггера соединен с третьими входами

5 157 новит устройство в исходное состояние.

Такой процесс повторяется до тех пор, пока регистр 12 сдвига устройства не войдет в синхронизм с регистром сдвига передатчика (не показан), После этого устройство работает как детектор ошибок входной внешней. ПСП.

Первый компаратор 4 сравнивает входную внешнюю ПСП, поступающую через пятый триггер 15 и внутреннюю

ПСП, поступающую с третьего сумматора 3, которая такая же, но сдвинута на один такт вперед, Выход второго компаратора 17 является выходом устройства и служит для выдачи выделенных импульсов ошибок на стандартную аппаратуру обр аботки статистических данных потоков ошибок, например для регистрации времени приема ошибки во входной ПСП. Выходной сигнал первого компаратора 4 через первый триггер 5 поступает на первый сумматор 1 по модулю два, с выхода которого сигнал поступает на вход второго сумматора

2 по модулю два.

Формула изобретения

Устройство для детектирования ошибок, содержащее последовательно соединенные первый компаратор, первый триггер, первый сумматор по модулю два, второй сумматор по модулю дна, второй триггер, первый счетчик и третий триггер, регистр сдвига, четвертый триггер, первый вход и первый выход которого соединены соответственно . с выходом второго триггера и вторым входом второго триггера, третий сумматор по модулю два, первый и второй входы и выход которого соединены соответственно с первым и вторым выходами регистра сдвига и вторым входом второго сумматора по модулю два и первым входом первого . компаратора, второй счетчик, первый вход второго триггера. является установочным входом устройства, тактовым -. входом которого является второй вход первого счетчика, выход второго триггера подключен также к второму входу третьего триггера, о т л и5

25 чающе е ся тем, что ° сцелью повышения точности при одновременном увеличении помехоустойчивости, введены последовательно соединенные пятый триггер, перный вход которого является информационным входом устройства, шестой триггер, второй ком- . паратор, второй вход которого соединен с третьим выходом регистра сдвига, первый элемент И и второй элемент И, выход которого соединен с третьим входом третьего сумматора по модулю два, четвертый нход которого соединен с четвертым выходом регистра сдвига, первый информационный вход которого соединен с выходом третьего сумматора по модулю два, чет-." вертый сумматор по модулю два, первый и второй входы и выход которого, соединены соответственно с третьим выходом регистра сдвига, выходом первого элемента И и вторым информационным входом регистра сдвига, третий счетчик, первый нход и ныход которого соединены соответственно vñ ныходом второго компаратора и вторым входом третьего триггера, выход пятого триггера соединен с вторыми входами первого компаратора и первого сумматора по модулю два, четвертый счетчик, первый вход которого соединен с вторыми входами пятого и шестого триггеров и подключен к тактовому входу устройства, .второй вход второго элемента И соединен с управляющим входом регистра сдвига и является первым упранпяющим входом устройства, первый вход второго счетчика соединен с выходом второго компаратора и является выходом устройства, второй выход четвертого триггера подключен. к вторым входам первого элемента И и второго счетчика, выход третьего первого элемента И и третьего счетчика и вторым входом четвертого счетчика, выход которого подключен к второму входу четвертого триггера, а третий вход четвертого счетчика янляется вторым управляющим входом устройства, третьим управляющим входом которого является второй вход третьего счетчика,