Устройство для обработки изображений
Изобретение относится к вычислительной технике и может быть использовано для обработки изображений. Целью изобретения является повышение быстродействия. Устройство содержит блок 1 управления, группу блоков 2 памяти, блок 3 памяти ядра преобразования, группу мультиплексоров 4, блок 5 управления накоплением /нормировкой результата, операционные блоки 6, мультиплексоры 7,8, блок 9 памяти, информационный вход 10, вход 11 команд, вход 12 синхронизации, выход 13 результата, выход 14 признаков результата, выход 15 индикации режима работы устройства. Поставленная цель достигается введением новых элементов и связей. 3 з.п.ф-лы, 7 ил.
союз советсних
СОЦИАЛИСТИЧЕСНИХ
РЕСПУ БЛИН (19) (11) (1) С 06 F 15/62
ОПИСАНИЕ ИЗОБРЕТЕНИЯ
Н Д ВТОРСЙОМЪ СВКДЕТЕЛЬСТВУ
Сс и с> . sz
Сп
И ф и
ГОСУДАРСТВЕННЬ1Й КОМИТЕТ
ПО ИЗОБРЕТЕНИЯМ И ОТНРЫТИЯМ
Г1РИ ГКНТ СССР
1 (21) 4439052/24-24
{22) 10,06.88 (46) 30.06.90. Бил. Р 24 (7l) Вычислительный центр СО АН СССР (72) В.И.Знак и В.С.Никульцев (53) 681.32(088.8) (56) Авторское свидетельство СССР
ll 1309074, кл. G 06 Г 15/62, 1985.
Окуяма, Фукул, Итиока, Высокоскоростной процессор со специальной схе,мой для выполнения двумерной свертки.
Приборы для научных исследований, 1979, Р 10., с.33, фиг.3; (54) УСТРОИСТВО. ДЛЯ ОБРАБОТКИ ИЗОБРАикний (57) Изобретение относится к вычислительной технике и может быть использовано для обработки изображений, Целью изобретения является повышение быстродействия. Устройство содержит блок 1 управления, группу 2 блоков памяти, блок 3 памяти ядра преобразования, группу мультиплексоров 4, блок, 5 управления накоплением (нормировкой результата, операционные блоки б, мультиплексоры 7,8, блок 9 па мяти, информационный вход 10,вход 11 команд, вход 12 синхронизации, выход 13 результата, выход 14 признаков результата, выход 15 индикации режима работы устройства. Поставленнаяцель достигается введением новых элеЖ ментов и связей. 3 з.п.ф-лы, 7 ил.
1575208
Изобретение относится к вычислительной технике и может быть использовано для обработки иэображений.
Цель изобретения " повышение быстродействия.
Н а фиг . 1 пред с тав лен а функ цион альная схема предлагаемого устройства; н а фиг . 2 — функ цион аль н ая схема блок а у-:;ðàâëåíèÿ; на фиг. 3 — функциональная
;.хема бложа1 управления накоплением/
I нормировкой результата; на фиг.4 функциональная схема операционного блока; на фиг.5 — структура данных, на фиг. 6 — пОрядОк испОльзОвания Данных; на фиг.7 — временная диаграмма работы устройства.
Устройство содержит блок 1 управления, блоки 2 памяти группы блок 3 памяти ядра преобразования, группу мультиплексоров 4, блок 5 управления накоплением/нормировкой результата, операционные блоки 6, мультиплексоры 7 и 8, блок 9 памяти, информационный вход 10, вход 11 команд, вход 12 25 синхронизации, выход 13 результата, выход 14 признаков результата, выход 15 индикации режима работы устройства.
»
Блок 1 управления содержит дешифраторы 16, регистр 17, триггер 18, триггеры 19, реверсивные счетчики 20, 1 ,"схему 21 сравнения, одновибраторы 22, "умматор 23,, элементы И 24, элемен" ты ИЛИ 25, группу элементов ИЛИ 26,,элемент HE 27, элемент 28 задержки, входы и выходы 29-43 блока.
Блок 5 содержит триггер 44, триггер 45, триггеры 46, сдвигатель 47 влево, реверсивный. счетчик 48, счетчик 49, элементы 50 задержки, элемент 5! задержки, элементы И 52, группы элементов И 53-57, элементы
1НИ 58, группу элементов ИЛИ 59, элементы HE 60, входы и выходы блока 61-69.
Блок 6 содержит умножители 70, накапливающие сумматоры 71, регистры 72, сумматор 73, сдвигатель 74 вправо, входы и выходы 75-80 блока, сумматор 81, регистр 82.
Устройство работает следующим образом.
Реализуется функция вида
S „ = Р(А /2 ), (1)
YYl» 1»"»2 где А =-,0 de+1 g+j p; — двумер.
1 - п» J »2 ная свертка входных видеоданных (d) с весовыми коэффициентами (p ) ядра преобразования; константа сдвига;
F — - функциональное преобразование; параметры m и тп определяют размеры ядра преобразования °
В целом,алгоритм! функционирования устройства включает следующие этапы: настройка устройства; загрузка пакета (строки видеоданных); обработка данных и выгрузка результатов; повторение п.п.2,3 °
Инициатором настройки (выполнения п.1 алгоритма) выступает некоторое внешнее устройство, например управляющая ЭВМ. Пункты 2 и 3 выполняются в режиме автономной работы. В качестве внешних управляющих воздействий при настройке предусмотрены следующие команды: "Загрузка весовых коэффициентов", "Загрузка управляющих констант (константы сдвига и размеров ядра преобразова1r 11 ния), Загрузка табличных функций
1» Перевод в режим автономной рабоII ты . Команды перечислены в порядке их нумерации на входе 11 команд устройства.
В режиме автономной работы устройству досТупны следующие состояния: загрузка пакета данных; обработка данных и выдача результатов.
Устройство работает следующим образом (процесс функционирования устройства в целом.и основных из составляющих его блоков рассмотрим в состоянии "обработки данных").
На i-м такте работы устройства (i = 1,2,...) на пару входов каждохо j-ro (j = 1,п) мультиплексора 4 поступает пара видеоданных иэ j -ro и (j+1)-го блоков 2 (j = 1,n) памяти где адрес выборки является единым для всех блоков 2 и формируется блоком 1 по формулам
М мл СГ Cr
А -"А ° -1 А =А ° -1
»-1 3-1
9 где А =m-1 + Б,Б; Б =OR — 1;
» ст
А = m —.1,0.
Очередной элемент данных d<+, >, (выбор которого мультиплексором 4 осуществляется согласно значению сигнала на его управляющем входе; 0 — если mJ + БЕК; 1 — иначе, где R— количество результатов одного операционного блока в одном проходе) и!
575208.очередной элемент в; (выбираемый из 1 мл блока памяти 3 по адресу А; мл ст ст ллл
=А; — 1; А =A — 1, где А
= m - 1,0, А = m — 1,0) поступает на вход операционного блока 6, который производит накопление сумм произведений и нормировку окончательной сумммы. Лолученные результаты с каж- 10 дого операционного блока 6 поступают на входы соответствующего мультиплексора 7, откуда последовательно поступают на вход блока 9. Затем результат поступает на выход 13 устройства после соответствующего табличного преобразования. Смена данных на входах блоков 6 происходит на каждом такте работы устройства, Операционный блок содержит две 20 поочередно работающих цепи из умножителя 70 и накапливающего сумматора 71, которые вычисляют частные суммы четных и нечетных отсчетов, на основании которых сумматором 73 вычисляет- 25 ся обобщенная сумма, которая используется для последующей нормировки путем сдвига вправо на К разрядов.
Работа осуществляется в соответствии с временной диаграммой, представленной на фиг.7.
Таким образом, на этапе обработки пакета данных в зависимости от параметров его настройки обеспечивается вычисление нормированной функции свертки, а также поточечное преобра35 зование изображения. Наличие результата на выходе устройства контролйруется по наличию соответствующего признака готовности.
Формула изобре тения
I, Устройство для обработки иэображений, содержащее блок управления,, блок памяти ядра преобразования, первый мультиплексор и первый операционный блок, причем первый выход блока управления подключен к адресному входу блока памяти ядра преобразования, выход которого подключен к перво- 50 му информационному входу первого операционного блока, о т л и ч а ю щ е— е с я .тем, что, с целью повышения быстродействия, в него введены второй мультиплексор, группа мультиплексоров, группа блоков памяти, блок управления накоплением-нормировкой результата, блок памяти и п-1 операционных блоков, где n — - степень параллелиз Ia, причем информационный вход блока управления, информационные входы всех блоков памяти группы, информационный вход блока памяти ядра преобразования и информационный вход блока памяти подключены к информационному входу устройства, первый синхровход и вход команд блока управления подключены соответственно к входу синхронизации устройства и входу команд устройства, второй выход блока управления подключен к первому информационному входу блока управления накоплением-нормировкой результата, второй информационный вход которого подключен к третьему выходу блока управления, четвертый выход которого подключен к выходу индикации режима работы устройства, третий информационный вход блока управления накоплением †нормировк результата объединен с управляющим входом первого мультиплексора и подключен к пятому выходу блока управления, шестой выход которого подключен к входу управления записью блока памяти ядра преобразования, седьмой выход блока управления подключен к входу управления записью блока памяти, адресный вход которого подключен к выходу первого мультиплексора, первый и второй информационные входы которого соединены соответственно с выходом второго мультиплексора и с адресным входом блока памяти ядра преобразования, i-й информационный вход второго мультиплексора соединен с выходом i-ro операционного блока (i = 1,n), входы режима работы операционных блоков с первого по и-й объединены и подключены к первому выходу блока управления накоплением-нормировкой результата, второй выход которого соединен с управляющим входом второго мультиплексора, входы записи результата операционных блоков с первого по и-й подключены к третьему выходу блока управления накоплением-нормировкой результата, четвертый выход которого соединен с входами синхронизации one. рационных блоков с первого по п-й, первые информационные входы которых объединены, второй информационный вход i-го операционного блока соединен с выходом i-ro мультиплексора группы (i = 1,п), управляющий вход которого подключен к восьмому вйходу блока управления, первый информацион15!5208 ный вход первого мультиплексора груп-. пы и второй информационный вход n-ro мультиплексора группы подключены со- . ответственно к выходам первого и (и+1) -ro блоков памяти группы, второй информационный вход i-го мультиплек;сора группы объединен с первым информационным входом (i+1)-,ro мультиплек-.ора группы и подключен к выходу (i+1)-ro блокапамяти группы (=1,п-1), . адресные входы блоков памяти группы подключены к девятому выходу блока управления, i-й разряд десятого выхода которого соединен с входом разрешения обращения i-ro блока памяти группы (i = 1, n + 1), вход управления записью которого подключен к одиннадцатому выходу блока управления, второй синхровход которого соединен с пятым выходом блока управления накоплением-нормировкой результата, шестой выход которого подключен к выходу признака результата устройства, выход блока памяти подключен к выхо- 25 ду результата устройства.
2. Устроиство IIO Il.l o T JI H ч а ю щ е е с я тем, что блок управления содержит два дешифратора, регистр, шесть реверсивных счетчиков, схему сравнения, три триггера, сумматор, пять одновибраторов, семь элементов И, девять элементов ИЛИ, - группу элементов ИЛИ, элемент НЕ и элемент задержки, причем вход первого дешифратора является входом команд блока, информационный вход которого соединен с информационным входом регистра, управляющий вход которого подключен к второму выходу первого дешифратора, первый выход которого
40 объединен с входом пятого одновибратора и подключен к второму входу пятого элемента. И, первый вход которого объединен с первым входом первого эле45 мента И и вторым входом третьего элемента И и подключен к первому синхровходу блока, второй синхровход котороro соединен с входами декремента третьего и четвертого реверсивных счетчиков, информационный вход четвертого 5О реверсивного счетчика объединен с ин;формационным входом второго реверсивного счетчика и вторым входом сум матора и подключен к третьему выходу регистра, информационные входы перво- 55
ro и пятого реверсивных счетчиков подключены к второму выходу регистра, первый выход которого подключен к второму выходу блока, вход второго одновибратора объединен с вторым входом первого элемента И и подключен к третьему выходу первого дешифратора, четвертый выход которого соединен с входом первого одновибратора, вход первого одновибратора соединен с входом элемента НЕ, .выход первого элемен1 та И подключен к первому входу девятого элемента ИЛИ и к седьмому выходу
|блока, одиннадцатый выход блока сое динен с входом инкремента третьего реверсивного счетчика и подключен к выходу третьего элемента И, вторые входы шестого и седьмого элементов
ИЛИ объединены с управляющим входом третьего реверсивного счетчика и подключены к выходу четвертого одновибратора, информационный вход третьего реверсивного счетчика подключен к информационному выходу сумматора, выход переноса которого подключен к первому входу седьмого элемента И, первый вход сумматора подключен .к выходу второго реверсивного счетчика, входы сброса третьего и шестого реверсивных счетчиков объединены и подключены к выходу второго элемента
ИЛИ, первый вход которого подключен к выходу второго элемента И, а второй вход соединен с выходом третьего одновибратора, вход которого объединен с первыми входами третьего и шестого элементов И, с информационным входом первого триггера и четвертым выходом блока и подключен к прямому выходу второго триггера, входы сброса первого, второго и третьег6 триггеров объединены и подключены к выходу элемента НЕ, входы синхронизации первого и второго триггеров объединены и подючены к выходу четвертого элемента И, первый вход которого подключен к инверсному выходу третьего триггера, второй вход четвертого элемента И подключен к выходу третьего элемента ИЛИ, прямой выход третьего триггера подключен к первому входу второго элемента И, второй вход которого соединен с выходом элемента задержки, вход которого объединен с входом управления шестого реверсивного счетчика, с первыми входами третьего и четвертого элементов ИЛИ и подключен к выходу шестого элемента И, вход установки третьего триггера объединен с вторым входом первого элемента ИЛИ и подключен к выходу переноса декремен)575208 !О вход четвертою о реверсивного счетчиToporu подключены cooтветственно к ! выходам четвертого H первого элементов ИЛИ, первый вход первого элемента ИЛИ объединен с входом установки второго триггера и с входом сброда второго реверсивного счетчика и подключен к выходу первого одновибратора, вход декремента второ -o реверсивного счетчика . o .3ъединен с вторым входом девятого элемента ИЛИ и подключен к выходу пятого элемента И, который подключен к шестому выходу блска, выход седьмого элемента И подключен к восьмому выходу блока, вход второго дешифратора объединен с вторым входом схемы сравнения и подключен к группе выходов шестого реверсивного счетчика, выход младшегo разряда группы выходов которого -..oqzzIoчен к второму входу седьмого элемента И, первый вход схемы сравнения подключен к входу константы "и+1" блока, а выход "Равно" схемь. сравнения подключен к третьему входу шестого элемента И, второй вход которого Объединен с входом инкремента шестого реверсивного счетчика и подключен к выходу переноса инкремента третьего реверсивного счетчика, выход переноса декремента которого соединен с вхо-. дом декремента шестого реверсивного . счетчика, информационный вход которо"о подключен к входу конст":;HòbI "!" блока, i-e выходы второго дешифратора соединены с вторыми входами i-x элементов ИЛИ группы (i = 1, и + 1),, первые входы которых объединены с входом четвертого одновибратора и с информационным входом второго триггера и подключены к выходу первого триггера, который подключен к пятому . выходу блока выходы элементов ИЛИ группы подключены к десятому выходу блока, управляющий вход второго реверсивного счетчика объединен с входом сброса четвертого реверсивного счетчика и подключен к выходу пятого элемента ИЛИ, первый вход которого подключен к выходу пятого одновибратора, а второй вход объединен с первым входом восьмого элемента ИЛИ и годключен к выходу переноса декремента второго реверсивного счетчика, выход инкремента которого подключен к второму входу третьего элемента
ИЛИ, вход инкремента и управляющий
55 та первого реверсивного счетчика, декрементный и управляющий входы кока подключены к выходам соответственно девятого и шестого элементов ИЛИ, первый вход шестого элемента ИЛИ объединен с вторыми входам: четвертого и восьмого элементов ИЛИ и подключен к выходу переноса декремента четвертого реверсивного счетчика, выход переноса инкр=.мента которого подключен к входу инкремента пятого ре— версивногo счетчика, вход сброса которого подклю-fc.н к выходу второго одновибратора, вход декремента и управляющий вход пятого реверсивного счетчика подключены к выходам соответственно восьмого и седьмого элементов ИЛИ, первый вход седьмого элемента ИЛИ объе,цинен с в.- одом инкременTB второго ревер=ивнагo счетчика и с третьим выходом блока и подключен и выходу переноса декремента пятогo реверсивного счетчика, выходы чет- вертого и пятого реверсивных счетчик"в подключены соо:вет .твенно к старыим и младшим разрядам первого выхода блока, выходы третьего и первого р версивных счетчиков подключены сооТ ветственно I; младшим и старшим разрядам девятого выхода олока.
3. устройство по п.! о т л и— ч а ю щ е е с я тем, что блок управления накоплением †нормировк результата содержит шесть триггеров, сдвигатель влево, реверсивный счетчик, счетчик, четыре элемента задержки, восемь элементов И, пять групп элементов И, два элемента ИЛИ„ группу элементов ИЛИ и два элемента НЕ, причем информационный вход первого тригI.ерш подключен к второму входу блока, третий вход блока подключен к первому входу третьего элемента И, информационные входы реверсивного счетчика. подключены к оответствую- щим входам четвертого элемента И и к первому входу блока, информационный вход i-го триггера соединен с (— !,.-м входом восьмого элемента И, с вторыми входами,i — !)-го и (i + 2)-го элементов И пятой группы и подключен к прямому выходу (i-1)-го триггера (i = 2,3), выход восьмого элемента И подключен к второму входу первогo элемента H четвертой группы и первому вхсду второго элемента И четвертой группы, прямой выход третьего триггера подключен к второму входу первого элемента И и перво-
5752 му входу второго элемента И, вход синхронизации четвертого триггера соединен с управляющим входам реверсивного счетчика, с первым входом пятого элемента И, с третьим выхс5 дом блока и подключен к выходу первого элемента И, вход синхронизации первого триггера подключен к выходу четвертого элемента задержки, вход
Э которого соединен с пятым выходом блока, с входом синхронизации пятого триггера, с входом первого элемента задержки, с первым входом второго элемента И первой группы и вторым входом первого элемента И первой группы, с входом синхронизации i-го. триггера (i 2,3), с первым входом первого элемента И и подключен к выходу третьего элемента И, первые вхо- 20 ды элементов И третьей группы и первые входы элементов И пятой группы соединены с выходом второго элемента задержки, вход которого соединен с первыми входами элементов И 25 второй группы, и подключен к выходу первого элемента задержки, вторые входы первых элементов И второй и треI тьей групп соединены с первым входом первого элемента И первой группы, щ0 с третьими входами первого и второго элементов И пятой группы и подключены к прямому выходу пятого триггера, .вторые входы вторых элементов И второй и третьей групп соединены с тре35 тьими входами третьего и четвертого элементов И пятой группы, с вторым входом второго элемента И первой группы и подключены к инверсному выходу пятого триггера, выход первого 4О элемента ИЛИ подключен к второму входу второго элемента И, выход которого через первый элемент НЕ подключен к третьему входу третьего элемента И, выходы первого элемента И первой группы и второго элемента И второй группы первого элемента И третьей группы, второго и первого элементов И четвертой группы, второго элемента И третьей группы, второго элемента И 5р первой группы и первого элемента И второй группы подключены соответственно к первому, второму, третьему, пятому, шестому, восьмому, девятому и десятому разрядам первого выхода блока, четвертый разряд первого выхода блока соединен с первым входом первого элемента И четвертой группы и подключен к выходу первого элемента ИЛИ
08 l2 группы, седьмой разряд первого выхода блока соединен с вторым входом второго элемента И четвертой группы и подключен к выходу второго элемента ИЛИ группы, j-и вход i-го элемента ИЛИ группы подключен к выходу (j + 2) (i — 2)-го элемента И пятой группы (i j = 2), выход седьмого элемента И соединен с четвертым выходом блока и подключен к входу декремента реверсивного счетчика, выход переноса декремента которого через второй элемент НЕ подключен к входу сброса четвертого триггера, вход . второго элемента HF. соединен с первым входом второго элемента ИЛИ,второй вход которого подключен к выходу пятого элемента И, второй вход пятого элемента И соединен с информационным входом четвертого триггера и подключен к выходу четвертого элемента И, вход установки шестого триггера соединен с входом управления сдвигателя влево и подключен к выходу второго элемента ИЛИ, первый вход первого элемента ИЛИ соединен с вторым вхо! дом седьмого элемента И и подключен к прямому выходу четвертого триггера, второй вход первого элемента ИЛИ соединен с первым входом шестого эле мента И и подключен к прямому выходу шестого триггера, .вход синхронизации сдвигателя влево объединен с входом инкремента счетчика и подключен к выходу шестого элемента И, выход сдвигателя влево подключен к шестому выходу блока, а выход и-го разряда сдвигателя влево подключен также к входу сброса шестого триггера и соединен с входом третьего элемента задержки, выход которого подключен к входу сброса счетчика, выход которого подключен к второму выходу блока, младший разряд. информационного входа сдвигателя влево подключен к входу "Логическая единица" блока, а разряды, с второго по и-й сдвигателя влево подключены к входу "Логический ноль" блока, первый вход седьмого элемента И и вторые входы mecтого и третьего элементов И подключены к входу синхронизации блока.
4. Устройство по п.1, о т л и— ч а ю щ е е с я тем, что операционный блок содержит два умножителя, два накапливающих сумматора, два регистра, сумматор и сдвигатель вправо, причем управляющий вход и вход син13 15752 хронизации сдвигателя вправо подключены соответственно к входам записи результата и синхронизации блока, выход сумматора подключен к информационному входу сдвигателя вправо, выход которого подключен к выходу блока, i-й вход сумматора подключен к выходу i-го регистра, информационный вход. которого подключен к выходу
1G
i-го накапливающего сумматора, информационный вход которого подключен к выходу i-го умножителя (i = 1,2), j-e информационные входы первого и второго умножителей подключены к
15 -м информационным входам блока (j = 1,2), вход синхронизации информационных входов и вход синхронизации произведения первого умножителя, 08
1 управляющ.-;й вход и вход сброса первого накапливающего сумматора, вход сброса первого регистра, вход сброса в" îðîãî регистра, вход сброса второго накапливающего сумматора, управляющий вход второго накапливающего сумматора, вход синхронизации информационных входов и вход синхронизации произведения второго умножителя составляют соответственно первый и второй, третий и четвертый, пятый и шестой, седьмой, восьмой, девятый и десятый разряды входа режима работы блока, четвертый и седьмой разряды входа режима работы блока подклю.ены соответственно к управляющим входам первого и второго регистров, :sцгав аиг.Ю
Ащ!
&юг п жла
Cmupeue разряди
4ц
Amg
° 4!
1575208
АиЦ щ1, Р+т2
1575208
Фу
4 у ф
Составитель И.Силин
Техред М.Ходанич
Редактор С,Лисииа
Корректор Э.Лоичакова
Заказ 178б
Тираж 5б8
Подписное
ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР
113035, Москва, Ж-35, Раушская наб., д. 4/5
Производственно-издательский комбинат "Патент", г, Ужгород, ул. Гагарина, 101
Ъ ф ь уц Ъ)
М
Ъв
+ ++4
Фф
°
1 ь ф. з з ъ
1 Ф Ф и Ot, 4з
9 е ь р
-ъ
Щ а ь
Ъ
Ch вЪ
