Устройство для измерения периода сигнала сложной формы

 

Изобретение позволяет расширить частотный диапазон устройство для измерения периода сигнала сложной формы. Устройство содержит компаратор 4 с нулевым порогом срабатывания и преобразователь 5 временного интервала в код. Введение (N-1) фильтров 1 нижних частот, коммутаторов 2 и 3, двухполупериодного выпрямителя 6, пиковых детекторов 7 и 8, регулируемого аттенюатора 9, компаратора 10 и блока 11 управления позволяет однозначно определять фильтры, в рабочий диапазон которых попадает основная гармоника измеряемого сигнала. Кроме того, обеспечивается возможность путем коммутации выбрать фильтр с максимальным уровнем сигнала для последующего измерения периода. В описании приведен пример реализации блока 11 управления. 1 з.п.ф-лы, 1 табл., 7 ил.

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК щ) 5 04 Р 10/04

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

Н А ВТОРСНОМУ СВИДЕТЕЛЬСТВУ

NV2. 1

ГОСУДАРСТВЕННЫЙ КОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И О )НРЫТИЯМ

ПРИ П4НТ СССР

) (2) ) 4) 21570/24-21 (22) 22.09.86 (46) 07.07.90. Бюл.9 25 (7)) Институт электродинамики

АН УССР (72) Н.В.Голубенко, В.Е.Ефремов, О.Л.Карасинский, С.Г.Таранов и Н.В.Хоменко (53) 621,317(088.8) (56) Авторское свидетельство СССР

)) . 600513, кл. G 04 F 10/04, 1978. (54) УСТРОЙСТВО ДЛЯ ИЗМЕРЕНИЯ ПЕРИОДА СИГНАЛА СЛОЖНОЙ ФОРМЬ! (57) Изобретение позволяет расширить частотный диагазон устройства для измерения периода сигнала сложной формы. Устройство содержит компараЛ0„„ 1576880 А 1

2 тор 4 с нулевым порогом срабатывания и преобразователь 5 временного интервала в код. Введение (N-I ) фильтров 1 нижних частот, коммутаторов 2 и 3, двухполупериодного выпрямителя 6, пиковых детекторов 7 и 8, регулируемого аттенюатора 9, компаратора 10 и блока ll управления позволяет одно значно определять фильтры, в рабочий диапазон которых попадает основная гармоника измеряемого сигнала. Кроме того, обеспечивается возможность путем коммутации выбрать фильтр с максимальным уровнем сигнала для последующего измерения периода. В описании приведен пример реализации блока ll управления. 1 з.п.ф-лы, .7 ил., 1 табл.

1576880

Изобретение относится к импульсной технике и может быть использовано ,Цля измерения периода.

Цель изобретения — расширение час5 ! готного диапазона устройства для измерения периода сигнала сложной формы.

На фиг,! приведена структурная схема предлагаемого устройства для

Измерения; на фиг.2 — семейство лога-- Ig рифмических характеристик частотноиэбирательных фильтров; на фиг.3— возможные варианты реализации схем иковых детекторов; на фиг.4 и 5— оответственно структурная схема бло- 15 а управления и временные диаграммы, оясняющие его работу; на фиг,6— ременные диаграммы работы устройства для измерения периода; на фиг.7 пример реализации регулируемого ттенюатора.

Устройство содержит на входе лийейку фильтров 1 нижних частот,, вы годы которых подключены к информационным входам коммутаторов 2 и 3. До-25 полнительно один вход коммутатора 3

1тодключен непосредственно к входу устройства . К выходу коммутатора 2

Гтодключены последовательно соединенные компаратор 4 с нулевым порогом срабатывания и преобразователь 5 временного интервала в код. К выходу коммутатора 3 подключены последовательно соединенные двухполупериодныи выпрямитель 6, пиковые детекторы 7

H 8, регулируемый аттенюатор 9, компаратор 10 и блок 11 управления. Второй вход компаратора 10 подключен к выходу пикового детектора 7. Выходы блока 11 подключены куправляющим вхо- 10 дам коммутаторов 2 и 3, пиковых детекторов 7 и 8 и регулируемого аттенюатора 9.

В устройстве использованы фильтры нижних частот первого порядка, обладающие малой добротностью, реализованные в виде RC-цепочек, интегрирующего типа, которые обеспечивают достаточную степень фильтрации высших гармоник при коэффициенте нелинейных искажении входного сигнала до 1ООХ.

Это обусловливает малую длительность переходных процессов в фильтрах, не превышающую величины и 1/2 2,, где f 1/RC — частота среза i-го

1 5 фильтра.

Таким образом, время установления выходного сигнала в фильтре не превышает четверти периода сигнала на нижней границе рабочего частотного диапазона фильтра, соответствующей частоты среза. Число фильтров выбирается из заданного частотного диапазона устройства. Распределение характеристик фильтров по частотному диапазону является в значительной мере произвольным с учетом лишь укаэанных ограничений, касающихся перекрытия рабочих областей частотных характеристик, В предлагаемом устройстве рабочий диапазон частот находится в пределах от 10 Гц до

200 кГц. Для перекрытия этого диапаэона использовано семь фильтров I c частотами среза !0 40Ä !60 и 600 Гц и 2,5, !О и 40 кГц.

Коммутаторы 2 и 3 реализованы на основе многоканальных интегральных кодоуправляемых переключателей со схемамц управления микросхем 590-йсерии. Компараторы 4 и 10 выполнены на основе микросхем 554-й серии, При реализации двухполупериодного выпрямителя 6 использована типовая схема.

Пиковый детектор 7 реализован на основе одной запоминающейся ячейки иэ диода, конденсатора и ключа для сброса (фиг.3,а), Пиковый детектор 8 (фиг.3,б) содержит две конденсаторные запоминающие ячейки и коммутатор, обеспечивающий сброс и поочередное использование запоминающих ячеек

1 в режиме анализа и хранения сигнала.

Регулируемый аттенюатор 9 имеет два фиксированных коэффициента передачи, равных 0,1 и 0,2

На фиг.7 приведен пример реализации регулируемого аттенюатора, состоящего из трех резисторов и ключа, в качестве блока 5 может быть использован частотомер-периодомер типа

43-22 (43-32, 43-33). Блок 11 управления содержит (фиг.4) генератор 12 тактовых импульсов, двоичный девятиразрядный счетчик 13, дешифраторы 14 и 15, схемы 16 и 17 сравнения, элементы 18 и 19 памяти и четырехвходовый элемент ИЛИ-НЕ 20. Реализован блок управления на микросхемах 561-й серии. Исключение составляет дешифратор 14, выполненный на микросхеме программируемого постоянного запоминающего устройства Типа KI55PF3. Выход генератора 12 тактовых импуль- сов подключен к счетному входу счетчика 13 и входу разрешения выборки дешифратора 15. Информационные вхо576880 6

5 1 ды дешифратора 15 подключены к четырем младшим разрядам счетчика 13.

Дешифратор 15 имеет два выхода, появление сигналов на которых соответству ет кодовым комбинациям 0000 и 11! 1 соответственно. Выходные сигналы и разрешение выборки в дешифраторе 15 задаются напряжением низкого уровня.

Дешифратор )5 реализован на основе микросхемы дешифратора-мультиплексора

Дешифратор 14 имеет пять информационных входов, четыре из которых подключены к старшим разрядам счетчика 13, а пятый-первому выходу дешифратора 15.

В таблице приведены коды дешифратора 14.

К трем выходным разрядам дешифратора 14 подключены первые входы цифровых схем 16 и 17 сравнения и информационный вход элемента 18 памяти, выход которого подключен ко второму входу схемы сравнения 17 и информационному входу элемента 19 памяти.

Выход элемента 19 памяти подключен к второму входу схемы 16 сравнения.

Из первых трех выходных разрядов дешифратора 14 старшим является первый разряд. Четвертый выходной разряд дешифратора 14 соединен с входами установки в единичное состояние элемента 18 записи и записи информации элемента 19 памяти. Установка в единичное состояние выходных разрядов элемента 18 памяти осуществляется по сигналу низкого уровня на входе "S". Логический элемент ИЛИ-HE 20 при одновременном отсутствии сигналов запрета на пятом выходе дешифратора 14, выходе схемы 17 сравнения и выходе компаратора 10 формирует из сигнала на втором выходе дешифрато- . ра 15 сигнал записи в элемент 18 па мяти, Запреты формируются сигналами высокого уровня. Запись информации в элементы 18 и 19 памяти производит. ся положительными перепадами управляющих сигналов на входах С. Схемы

16 и 17 сравнения являются схемами . сравнения двоичных трехразрядных. кодов. При равенстве кодов на входах схема 16 сравнения формирует сигнал низкого уровня. Схема 17 сравнения формирует сигнал низкого уровня при превышении выходных кодов элемента 18 памяти над входными. Элемен, ты 18 и 19 памяти могут быть реализованы на основе трехраэрядных синхронных D-триггеров с входами предустановки. Последовательность кодов дешифратора 14 непосредственно зада-: ет порядок подключения анализирующих фильтров к входу схемы анализа периода. Эти же коды посредством элементов 18 и 19 памяти осуществляют выбор анализирующего фильтра для последующего определения периода входного сигнала, причем .меньшие по величине коды осуществляют выбор фильт- . ров с меньшими частотами среза.

Так, код 00I на управляющих входах коммутаторов приводит к выбору фильтра с частотой среза 10 Гц, код OIO фильтра с частотой среза 40 Гц, 01 — фильтра с частотой среза 160Гц и т.д. Код 000 приводит к выбору входа коммутатора 3, непосредственно связанного с входом устройства. Появ5

20 ты.

Устройство работает следующим образом.

При поступлении периодического сигнала сложной формы неизвестного периода время установления выходного сигнала в фильтрах 1 нижних частот определяется частотой среза самого низкочастотного фильтра (10 Гц) и не превышает величины 25 мс. Выходные сигналы фильтров с частотами среза, меньшими частоты входного сигнала, имеют форму, близкую к синусоидаль

55 ление кода 000 па управляющем входе коммутатора 2 исключено стробированием сигнала записи элемента !8 памяти посредством дешифратора 14 и злемен25 та ИЛИ-НЕ 20. Сигнал с первого выхода дешифратора 15 осуществляет сброс пикового детектора 7. Сигнал с четвертого выхода дешифратора 14 осуществляет сброс пикового детектора 8. Сброс пиковых детекторов произ30 водится сигналами низкого уровня.

Выходной сигнал старшего разряда счетчика !3 осуществляет переключение запоминающих ячеек пикового детектора 8. Выходной сигнал схемы 16

35 сравнения на время появления низкого уровня переводит регулируемый аттенюатор 9 в режим задания меньшего по величине коэффициента передачи.

Компаратор 10 устанавливает сигнал

40 низкого уровня на своем выходе при превьш:енин сигнала регулируемого аттенюатора.9. Частота генератора тактовых импульсов установлена равной

l0 кГц. При этом частоты сброса пико45 вых детекторов 7 и 8 в 16 и 256 раз соответственно меньше тактовой часто1576880 ной, поэтому для оценки их амплитуд достаточно четверти периода сигнала.

Если в интервал времени анализа попал дает четверть периода от О до н /2, результатом анализа является амплитуд5 ное значение сигнала. В худшем случае, когда в интервал анализа попадает четверть периода от -и/4 до

Я /4, результатом измерения является амплитудное значение выходного сигна. ла фильтра, умноженное на з п и /4 =

0,707.

Таким образом, оценка амплитудного значения за четверть периода сигнала имеет вполне удовлетворительную точ .ность, поэтому в связи с тем, что ,во входном сигнале могут одновремен,,но присутствовать спектральные компо.ненты на частотах 10 Гц и 200 кГц, время анализа выходных сигналов фильт. ,ров должно быть около четверти периода сигнала низшей частоты рабочего диапазона, равной в рассматриваемом примере реализации 10 Гц. 25

Выходы фильтров непрерывно опрашиваются схемой анализа периода .(бло" ки 6"10) .посредством коммутатора 3, на управляющие входы которого подаются коды блока 11 управления, В rоследнем запрограммирована последовательность опроса фильтров, Время оп роса каждого из фильтров. определяется длительностью фиксации кодов на управляющем входе коммутатора 3 и со35 ставляет при указанной частоте генератора 12 величину 6 мс. Таким образом, установленное время операции опроса превьппает период сигналов из

Ф рабочих областей фильтров с частотами среза 600 Гц и 2,5, 10 и 40 кГц, и является достаточным для амплитудного анализа в диапазонах частот этих фильтров. При анализе выходного сигнала фильтра с частотой среза 160 Гц этого времени недостаточно, поэтому время анализа данного фильтра установлено равным трем следующим друг за.другом описанным операциям опроса.

Анализ фильтров с частотами среза

10 и 40 Гц осуществляется посредст50 вом четырех операций опроса для каждого фильтра. В реализованном устройстве последовательности операций опроса, предназначенные соответст55 венно для анализа выходных сигналов этих фильтров, равномерно распределены на интервале времени, соответствующем четверти периода сигнала частоты 10 Гц и полупериода сигнала частоты 40 Гц. Помимо указанных, коммутатор 3 производит одну операцию опроса входного сигнала устройства.

Таким образом, суммарное время анализа сигналов определяется последовательностью из 16 операций опроса и составляет величину 25,6 мс.

В течение каждой операции опроса последовательно происходит двухполупериодное выпрямление анализируемого сигнала посредством выпрямителя 6 и выделение максимального значения выпрямленного напряжения в пиковом детекторе 7. Сброс последнего производится в начале опроса. Сброс пикового детектора 8 осуществляется в

16 pas реже, что позволяет за 25,6 мс выделить на его выходе оценку амплитуды входного сигнала устройства в виде напряжения, которое используется для задания порога срабатывания компаратора 10.

После установления порога срабатывания компаратора 10 схема анализа периода начинает целенаправленно производить поиск анализирующего фильтра. В момент подключения коммутатора 3 к входу устройства производится установка выходных разрядов элемента 18 памяти в единичное состояние. Одновременно дешифратор 14 формирует импульс запрета на элемент

ИЛИ-HE 20, исключающий формирование импульса записи в элемент 18 памяти.

Тем самым запрещается управляющий сигнал компаратора 10 в блок !1 управления. В каждом из последующих пятнадцати опросов по завершению анализа текущие коды с шины управления коммутаторов 3 переписываются в элемент памяти пои одновременном выполнении двух условий: при превышении уровня сигнала на выходе пикового детектора 7 над уровнем порога срабатывания компаратора 10 и при условии преобладания величины кода на выходе элемента 18 памяти над входным кодом. Первое условие определяется компаратором 10, а второе — схемой 17 сравнения. При их совместном выполнении сигнал со второго выхода детектора 15, формируемый в конце операции опроса, беспрепятственно проходит через элемент ИЛИ-НЕ 20 на вход записи в элемент 18 памяти. В результате.

1 последовательности операций опроса на выходе элемента !8 памяти фикси9 15 руется код, соответствующий такому фильтру 1, сигнал на выходе которого превышает значение установленного порога в компараторе 10 и является самым низкочастотным из фильтров, удов летворяющих первому условию.

Для исключения неустойчивой работы устроиства на частотах перехода из рабочей области одного анализирующего фильтра в рабочую область соседнего фильтра установлено два значения порога срабатывания компа- ратора 10. Меньшая величина порога, соответствующая меньшему коэффициенту передачи аттенюатора 9, устанавливается при анализе выходного сигнала, выбранного для измерения периода фильтра. По завершении последовательности операций опроса код с выхода элемента 18 памяти переписывается в элемент 19 памяти, который посредством коммутатора 2 осуществляет подключение выбранного фильтра с выходным сигналом, близким по форме к синусоидальному, к входу компаратора 4.

Последний преобразует выходной сигнал выбранного фильтра в последовательность прямоугольных импульсов спериодом повторения, равным периоду исследуемого сигнала. Пе-„ иод повторения импульсов с помощью преобразователя 5 преобразуется в цифровой код.

В устройстве достижим частотный диапазон от долей герц до единиц мегагерц при использовании обычной элементной базы. При включении устроиства измерения периода в состав современных приборов целесообразно возложить функции блока. управления на микропроцессор.

Частота среза первого фильтра выбирается равной нижней границе частотного диапазона устройства. Частоты среза последующих фильтров расположены в порядке возрастания, причем частота среза каждого последующего фильтра не должна превышать максимальную частоту рабочей области предыдущего фильтра, чем достигается

;перекрытие рабочих областей частотных характеристик фильтров. В качестве рабочей области фильтров используется спад амплитудно-частотной характеристики, начиная от частоты среза до частоты, на которой коэффициент передачи фильтра еще обеспечивает попадание выходного сигнала в динамический диапазон схемы анализа периода, образованной совокуп ностью второ- .

76880 10 го коммутатора, выпрямителя, пиковых детекторов, аттенюатора и второго компаратора. В связи с использованием спада характеристики к добротности фильтров нижних частот не предъявляется особых требований и она может быть выбрана равной порядка единицы, что благоприятно сказывается на быстродействии устройства.

Единственным требованием к амплитудно-частотной характеристике фильтров является монотонность в области спада.

Динамический диапазон схемы анализа. периода ограничен сверху типом элементной базы, а снизу — смещением и дрейфом нуля функциональных узлов на постоянном токе.

При попадании сигнала сложной формы в область спада частотной характеристики фильтра некиих частот высшие гармоники ослабляются значительно сильнее основной гармоники,так как

25 коэффициент передачи фильтра падает с ростом частоты, причем эффективность подавления высшей гармоники возрастает с увеличением ее порядкового номера и определяется порядком фильтра. Так, фильтр первого порядка обеспечивает ослабление i-й гармоники в i раз относительно степени ослабления основной гармоники, что позволяет устранить дополнительные нуль-переходы в измеряемых сигналах

35 с уровнем нелинейных искажений до

IOOX. Использование фильтров более высоких порядков позволяет достичь лучших результатов. Такую фильтрацию осуществляет уже первый фильтр, так

40 как он обладает самой низкой часто-. той среза, но по мере увеличения частоты выходной сигнал фильтра ввиду малости уже не может быть использован для выделения периода из-за or4> раниченности динамического диапазона первого компаратора, поэтому для выделения периода сигнала в широком диапазоне частот используется несколько фильтров.

50 Выбор анализирующего фильтра осуществляется путем последовательного измерения и сравнения амплитуды выходкого сигнала каждого фильтра с установленным порогом срабатывания

g5 второго компаратора. Значение порога срабатывания устанавливается пропорциональным амплитуде входного сигнала. .В результате такого сравнения определяются фильтры, выходной сигнал ко1576880

12 тОрых превышает установленное значение порога срабатывания, h из их числа выбирается фильтр с минимальной частотой среза. Указанная последоватЕльность операций, реализуемая до,и пОлнительно введенными в устройство блоками, позволяет однозначно определить фильтры в рабочий диапазон которых .попадает основная гармоника измеряемого сигнала, и выбрать путем коммутации из их числа фильтр с максь1мальным уровнем сигнала для последующего измерения периода.

Формула и з о б р е т е н и я

1. Устройство для йэмерения периодЕ сигнала сложной формы, содержа" щЕе первый фильтр, вход которого подкх1ючен к входной шине, последовательнд соединенные первый компаратор, пОеобразователь временного интервала в код, о т л и ч а ю щ е е с я тем, что, с целью расширения частотного дцапазона, в него введены К-l фильтров нижних частот, первый и второй коммутаторы, выпрямитель, первый и вТорой пиковые детекторы, регулируемйй аттенюатор, второй компаратор и бЛок управления, причем выходы N фнпьтров нижних частот подключены к информационным входам первого и ВТо рого коммутаторов, выход первого коммутатора подключен к входу первого компаратора, (N+I)-й информационный вХод второго коммутатора подключен к вХодной шине устройства и к входам

N l фильтров нижних частот, а к выхОду второго коммутатора подключены последовательно соединенные выпрямитель, первый пиковый детектор, второй пиковый детектор, регулируемый аттенюатор, второй компаратор и блок управления, причем второй вход второго компаратора подключен к выходу первого пикового детектора, первая и вторая группы выходов блока управлЕния подключены к управляющим входам первого и второго коммутаторов, первый выход подключен к управляюще" му входу первого пикового детектора, второй и третий выходы подключены к первому и второму управляющим входам второго пикового детектора, четвертый выход подключен к управляющему входу регулируемого аттенюатора.

2. Устройство по п.1, о т л и ч а ю щ е е с я тем, что блок управления содержит генератор тактовых импульсов, счетчик, первый и второй дешифраторы, первый и второй элементы памяти, первый и второй блоки сравнения, элемент ИЛИ-НЕ, причем выход генератора тактовых импульсов подключен к счетному входу счетчика и входу разрешения выборки второго дешифратора,:;информационные входы.которого подключены к выходам младших разрядов счетчика, выходы старших разрядов которого, кроме первого,подключены к первым информационным входам первого дешифратора, кроме младшего, который подключен к первому выходу второго дешифратора, а первая

2О группа выходов первого дешифратора подключена к информационным входам первого элемента памяти и первым входам первого и второго блоков сравнения, вторые входы которых подключены соответственно к выходам первого и второго элементов памяти, информационные входы которого подключены к выходам первого элемента памяти, а выход элемента ИЛИ-НЕ подключен к счетному входу первого элемента памяти, первый вход элемента ИЛИ-НЕ является входом блока управления, второй вход подключен к выходу второго блока сравнения, третий вход — к второму информационному выходу первого

З5 дешифратора, четвертый вход — к второму информационному выходу второго дешифратора, первый информационный выход первого дешифратора подключен к установочному входу первого элемен о та памяти н счетному входу второго элемента памяти, первая группа выходов первого дешифратора является первой группой выходов блока управления, выходы второго элемента памяти явля4 ются второй группой выходов блока управления, младший информационный вход первого дешифратора является первым вьмодом блока управления,первый информационный выход первого де50 шифратора — вторым выходом блока управления, выход первого старшего информационного разряда счетчика — третьим выходом блока управления, выход первого блока сравнения — четвертым

55 выходом блока управления.

1576880

Адрес

Выходной код

Адрес

Выходной код

Г»1

2 2 2 2 2 1 5

Продолжение таблицы

-с

О О О О О О

О О 0 1 0 О

О О I 0 О О

О О 1 1 О

О 1 О О О 0

О 1 О 1 О О

О 1 1 О О О

0 1 1 1 0 1

1 О О О О О

I О О I О О

1 О 1 О 0 О

1 О 1 1 О О

1 1 О О 0 О

1 I О 1 О О

I 1 1 О О 1

1 1 1 1 0 1

О О О О 1 О

О О

О 1

О О

1 0

О 1

1 О

О 1

1 О

О 1

l 1

1 1 ! 1

О 1

1 0

l 1

О О

0 1

1 О

1 О

1 О

1 0

1 О

1 0

I О ! О

О

1 О

О

1 О

0

I 0

1 1

О 0

0 О

10 0 0

О 1

О 1

О 1

О 1

I 0

1 О

) О

) О ! 1

1 1

1 1

1 I О 0 I

О 1 О I О

I 1 1 О О

О 1 О 1 О

I 1 О О

О 1 О 1 О

1 I 1 О 1

О 1 О ) О

) l О О I

О 1 О I )

1 1 О I

О 1 0 1

l 1 О О 1

О 6 1 1 О

1 1 1 I

1 О

1 О

l О

1 О.

1 О

1 О

О

1 О

I О

) О

I О

1 О

О

l О

1 О

1576880

ВЬИ. ГТИ.12

1415 О1 2 34 5678910111213141501

ЗпМ7У

С470сМ7 <

СдрасаА8

1 !!

5?6880

1576880

Йл

Составитель С.Кротова

Техред Л.Сердюкова Корректор С.Шекмар

Редах тор И. Го рн ая

Заказ 1846 Тираж 354 Подписное

BHHHIIH Государственного комитета по изобретениям и открьггиям при ГКНТ СССР

113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-издательский комбинат "Патент", г. У кгород, ул, Гагарина, 101