Устройство преобразования уровней на кмдп-транзисторах

 

Изобретение относится к импульсной технике и может быть использовано в качестве входного устройства в интегральных микросхемах для формирования и преобразования уровней напряжений, в частности при согласовании ТТЛ- и КМДП-уровней сигналов. Цель изобретения - обеспечение защиты входа устройства при сохранении высокого быстродействия достигается путем подключения входа устройства к истокам входных транзисторов дополняющего типа и соответствующего изменения обратных связей устройства. При этом собственные P-N-переходы исток-подложка входных транзисторов 9 и 17 в результате их включения между входом 25 устройства и шинами 23 и 24 опорных напряжений выполняют функции защитных пороговых элементов при перенапряжениях на входе. Устройство не содержит специальных средств защиты на входе, которые могут приводить к снижению его быстродействия. Устройство преобразования уровней на КМДП-транзисторах содержит девять транзисторов первого типа 1-9 и девять транзисторов второго типа 10-18. 1 ил.

СОЮЗ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК

„„Я0„„1580 4

Ai (51) 5 Н 03 К 19/094

ГОСУДАРСТВЕННЫЙ КОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТНРЫТИЯЦ

ПРИ ГКНТ СССР

ОПИСАНИЕ ИЗОБРЕТЕНИЯ . Н АВТ0РСНОМУ СВИДЕТЕЛЬСТВУ

21 (21) 4403478/24-21 (22) 04,04.88 (46) 23.07.90. Бюл ° № 27 (72) В.Ю.Ручин (53) 621,325.65(088.8) (56) Каталог фирмы "Harris Linear, Data Acquisition Products", 1982, с.3-6.

Авторское свидетельство СССР

¹ 1506543, кл.-Н 03 К 1 9/094, 1988 ° (54) УСТРОЙСТВО ПРЕОБРАЗОВАНИЯ УРОВНЕЙ HA КИДП-ТРАНЗИСТОРАХ (57) Изобретение относится к импульснсй технике и может быть использовано в качестве входного устройства в интегральных микросхемах для формирования и преобразования уровней напряжений, в частности при согласовании

ТТЛ-и КМДП-уровней сигналов. Цель изобретения — обеспечение защиты вхо2 да устройства при сохранении высокого быстродействия достигается путем подключения входа устройства к истокам входных транзисторов дополняющего тиг па и соответствующего изменения обратных связей устройства. При этом собственные р-и-переходы исток-подложка входных транзисторов 9 и 17 в результате их включения между входом 25 устройства и шинами 23 и 24 опорных напряжений выполняют функции защитных пороговых элементов при перенапряжениях на входе 25. Устройство не содержит специальных средств защиты на входе, которые могут приводить к снижению его быстродействия. Устройство преобразования уровней на КМДП-тран- Е зисторах содержит девять транзисторов первого типа 1-9 и девять транзисто- %ф Ф ров второго типа 10-18. l ил.

1580548

Изобретение относится к импульсной технике и может быть использовано в качестне входного устройства в интегральных микросхемах для формирования и преобразования уровней напряжения, в частности при формировании сигналов

КМДП-схем от входных сигналов ТТЛ уровней.

Цель изобретения — обеспечение за10 щиты входа устройства от статических зарядов при сохранении высокого быстродействия.

Цель достигается путем использования собственных р-и-переходов входных

МДП-транзисторов дополнительного типа и изменений соответствующих связей между транзисторами. Указанные р-ипереходы, благодаря их подключению между входом устройства и шинами опор20 ных напряжений, выполняют функции защитных пороговых элементов при перенапряжениях на входе устройства обеих полярностей. Вследствие этого устройство не требует специальных средств защиты затворов МДП-транзисторон на входе, что Может приводить к снижению быстродействия.

На чертеже приведена принципиальная схема предлагаемого устройства.

Устройство преобразования уровнем .на МДП-транзисторах содержит 18 тран зисторов 1-18 из которых транзисторы 1-9 первого (например,р) типа, а транзисторы 10-18 второго (дополнительного, и) типа. Затвор первого транзистора I соединен с затворами пятого 5, десятого 10 и четырнадцатого 14 транзисторов и стоками третьего 3, четвертого 4, двенадцатого 12 и тринадцатого 13 транзисторов. Затвор второго транзистора 2 соединен с затворами четвертого 4, одиннадцатого 11, тринадцатого 13 транзисторов и со стоками седьмого 7 и шестнадцатого 16 транзисторов. Затвор третьего транзистора 3 соединен со стоком второго транзистора 2, затвор двенадцатого транзистора 12 — со стоком одиннадцатого транзистора 11. Затвор шестого транзистора 6 соединен с затвором пятнадцатого транзистора 15, со стоками пятого 5 и четырнадцатого 14 транзисторов и с выходом 19.

Затворы седьмого 7 и шестнадцатого 16 транзисторов соединены и подключены к затворам восьмого 8 и восемнадцатоlo 18 транзисторов и стокам шестого 6 и пятнадцатого 15 транзисторов и к инверсному выходу 20. Затвор семнадцатого 17 транэис ора соединен с затвором денятого 9 транзистора. Истоки транзисторов с первого 1 по седьмой 7 подключены к первбй шине 21 питания.

Истоки транзисторов с десятого 10 по шестнадцатый 16 подключены ко второй. шине 22 питания °

Подложка семнадцатого транзистора 17 подключена к первой шине 23 опорного напряжения, подложка девятого транзистора 9 — ко второй шине 24 опорного напряжения. Вход 25 устройства соединен с истоками семнадцатого 17 и девятого 9 транзисторов, Сток семнадцатого транзистора 17 соединен со стоками первого 1 и второго 2 транзисторов, сток девятого транзистора 9 со стоками десятого 10 и одиннадцатого 11 транзисторов, сток восьмого транзистора 8 — со стоком восемнадцатого транзистора 18 и с затвором семнадцатого транзистора 17. Исток и подложка восемнадцатого транзистора 18 соединены с первой шиной 23 опорного напряжения, исток и подложка опорного восьмого транзистора — со второй шиной

24 опорного напряжения.

Устройство работает следующим образом.

На первую шину 23 опорного напряжения подается напряжение величиной не менее чем входное напряжение низкого уровня минус пороговое напряжение (по абсолютной величине) МДП-транзистора р †ти. На вторую шину 24 опорного напряжения подается напряжение величиной не более чем входное напряжение высокого уровня плюс пороговое напряжение МДП-транзистора п-типа.

Например, если источником входного сигнала, поданаемого на вход 25 устройства, служит ТТЛ-схема, указанные напряжения на шинах 23 и 24 опорного напряжения могут быть приняты равными 0 и 5 В, что соответстнует напряжениям питания ТТЛ-схемы, На шины питания 21 и 22 подаются напряжения, необходимые для работы высоковольтных МДП-схем, например плюс 15 и минус 15 В. В рассматриваемой схеме уровень напряжения на затворах транзисторов, совпадающий с напряжением на шине 21 питания, открынает транзисторы 10,11,13-16,18 и закрывает транзисторы 1-8. Уровень напряжения на затворах транзисторов, совпадающий с напряжением на шине 22

5 15805 питания, открывает транзисторы 1-8 и закрывает транзисторы 10-16,18. Транэистор 3 открывается уровнем напряжения, совпадающим с напряжением на шине 23 опорного напряжения. Транзис5 тор 12 открывается уровнем напряжения, совпадающим с напряжением на шине 24 опорного напряжения, Транзистор 17 открыт, если на входе 25 сигнал, напряжение которого совпадает с напряжением на шине 23 опорного напряжения, а на затворе транзистора 17 напряжение, совпадающее с напряжением на шине 24 опорного напряжения. Транзистор 17 закрыт, если на входе 25 и на затворе транзистора 17 напряжения одинаковы и совпадают с напряжением на шине 23 или 24 опорного напряжения или если напряжение на входе 25 совпадает п с напряжением на шине 24 опорного напряжения, а напряжение на затворе транзистора 17 совпадает с напряжением на шине 23 опорного напряжения.

Транзистор 9 открыт, если напряжение на входе 25 совпадает с напряжением на шине 24 опорного напряжения, а напряжение на затворе транзистора 9 совпадает с напряжением на шине 23 опорного напряжения. Транзистор 9 закрыт, если напряжения на входе 25 и на затворе транзистора 9 одинаковы и совпадают с напряжением на шинах 23 и 24 опорного напряжения и если напряжение на входе 25 совпадает с напряжением

36 на шине 23 опорного напряжения, а напряжение на затворе транзистора 9 совпадает с напряжением на шине 24 опорного напряжения.

Транзисторы 1, 10, 4 и 13 имеют высокое сопротивление канала в открытом состоянии. Остальные транзисторы имеют низкое сопротивление канала в открытом состоянии.

За исходное состояние примем состояние устройства, установившееся под воздействием уровня напряжения на входе 25, совпадающего с напряжением на шине 23 опорного напряжения. При этом напряжения в узлах следующие: в узле 26, образованном стоками транзисторов 1,2 и 17 и затвором транзистора 3, уровень напряжения совпадает с напряжением в первой шине 21 питания, в узле 27, образованном стоками транзисторов 9,10,11 и затвором транзисто ра 12, уровень напряжения совпадает с напряжением на второй шине 22 питания, в узле 28, образованном стоками тран48 6 зисторов 3, «.! 2, ) 3 н зaòâîðàìè транзисторов 5, 14„ и 10, уровень напряжения совпадает с напряжением на первой шине питания 21, в узле 29, образованном стоками транзисторов 5 и 14, затворами транзисторов 6 и 15, выходом 19, уровень напряжения совпадает с напряжением на второй шине 22 пита-. ния, в узле 30, образованном стоками транзисторов 6 и 15, затворами транзисторов 7,16,8 и !8 и инверсным выходом 20, уровень напряжения совпадает с напряжением на первой шине 21 питания, в узле 31, образованном стоками транзисторов 7 и 16, затворами транзисторов 4,13, 2 и 11, уровень напряжения совпадает с напряжением на второй шине 22 питания, в узле 32, образованном стоками транзисторов 8 и 18 и затворами транзисторов 17 и 9, уровень напряжения совпадает с напряжением на первой шине 23 опорного напряжения.

При подаче на вход 25 уровня напряжения, совпадающего с напряжением на второй шине 24 опорного напряжения, транзистор 9 открывается. В узле 27 устанавливается напряжение, близкое к напряжению на входе 25. Этот уровень напряжения открывает транзистор 12. В узле 28 через открытый транзистор 12 устанавливается уровень напряжения, близкий к напряжению на второй шине 22 питания. Этот уровень напряжения открывает транзисторы 1 и 5 и закрывает транзисторы 10 и 14. В узле 27 напряжение становится равным напряжению сигнала на входе 25.

В узле 29 устанавливается напряжение, совпадающее с напряжением на первой шине 21 питания. Это напряжение закрывает транзистор 6 и открывает транзистор 15. В узле 30 устанавливается напряжение, совпадающее с напряжением на второй шине 22 питания, Это напряжение открывает транзисторы 7 и 8 и закрывает транзисторы 16 и 18.

В узле 31 устанавливается напряжение, совпадающее с нагряжением на первой шине 2! питания, что гривсдит к открыванию транзисторов 11 и 13 и закрыванию транзисторов 2 и 4. В узле 32 устанавливается напряжение, совпадающее с напряжением на второй шине 24 опорного напряжения, что приводит к закрыванию транзистора 9.

После закрывания транзистора 9 и . последующего открывания транзистора 11

1580548

Ю в узле 27 устанавливается исходное напряжение, совпадающее с напряжением на второй шине 22 питания. Это напряжение закрывает транзистор 12. Уро" вень напряжения, установившийся в уэ5 ле 28, сохраняется благодаря открытому транзистору 13. Напряжение в, ysле 26 от указанного воздействия не изменяется, совпадает с напряжением íà 10 первой шине 21 питания и поддерживается на этом уровне после закрывания транзистора 2 открывшимся транзистором 1. Установившееся на затворе транзистора 17 напряжение, совпадающее с напряжением на второй шине 24 опорного напряженная, подготавливает устройство к следующему переключению по входному сигналу, совпадающему по уровню напряжения с напряжением на первой шине 23 опорного напряжения.

Подача на вход 25 этого сигнала приводит к открыванию транзистора 17 °

Через открытый транзистор 17 в уэ- 25 ле 26 устанавливается напряжение, близкое к напряжению входного сигнала, совпадающего с напряжением на первой шине 23 опорного напряжения. Открывается транзистор 3. В узле 28 устанавливается напряжение, близкое к напряжению на первой шине 21 питания. 3акрывается транзистор 1, и в узле 26 устанавливается напряжение, совпадаюшее с напряжением входного сигнала, Далее переключение узлов происходит в той же последовательности, которая приведена для первого переключающего сигнала. В результате этих переключений на затворах транзисторов 17 и 9 40 устанавливается напряжение, совпадающее с напряжением на первой шине 23 опорного напряжения, Транзистор 17 закрывается. Транзистор 9 закрыт и подготовлен к следующему переключе-. 45 нио. На затворах транзисторов 2, 4, 10 и 13 устанавливается уровень напряжения, совпадающий с напряжением на вто, рой шине 22 питания. Через открытый транзистор 2 в узле 26 устанавли50 вается напряженне, совпадающее с напря» жением на первой шине 21 питания.

Транзистор.3 закрывается, Уровень напряжения в узле 28 сохраняется открытым транзистором 4. Уровень напряже-; ния в узле 27 от указанного второго

55 входного воздействия не изменяется, совпадает с напряжением на второй шине 22 питания и поддерживается на этом уровне после закрывания транзистора 11 открывшимся транзистором 10, 11олученное состояние устройства соответствует принятому за исходное в начале рассмотрения процессов.

Благодаря тому, что вход 25 устройства соединен с токовыми электродами транзисторов 9и 17, подложки которых подключены к источнику опорных напряжений, а не с затворами МДП-транзисторов, как обычно, в том числе в известном устройстве, в предлагаемом устройстве дополнительно обеспечивается электростатическая защита входа устройcTBG от перенапряжений обеих полярностей. При этом функции защитных пороговых элементов выполняют р-и-переходы самих входных транзисторов 9 и 17, поэтому предлагаемое устройство не тре- бует дополнительных средств защиты, выполняемых на диодно-реэистивных элементах, введение которых может снижать быстродействие устройства, Схема устройства позволяет использовать его при работе на большую емкостную нагрузку (сотни пикофарад).

Формула изобретения

Устройство преобразования уровней на КМДП-транзисторах, содержащее восемнадцать транзисторов, из которых первые девять — первого типа, а остальные — второго типа проводимости, истоки и подложки транзисторов с первого по седьмой подключены к первой шине питания, а истоки и:подложки. транзисторов с десятого дс шестнадцатый — к второй шине питания, стоки первого и второго, затвор третьего и сток семнадцатого транзисторов объединены, стоки десятого, одиннадцатого, затвор двенадцатого и сток девятого транзисторов также объединены, стоки третьего, четвертого, двенадцатого и тринадцатого, затворы первого и десятого транзисторов подключены к объединенным затворам пятого и четырнадцато-. го транзисторов, стоки которых соединены с объединенными затворами шестого и пятнадцатого транзисторов и подключены к выходу устройства, стоки шестого и пятнадцатого объединены и подключены к инверсному выходу устройства и к затворам седьмого и шестнадцатого транзисторов, стоки которых объединены, исток и подложка восемнадцатого и подложка семнадцатого тран10!

580548

Составитель В.Лементуев

Техред Л,Сердюкова Корректор О.Ципле

Редактор И. Горная

Заказ 2022 Тираж 662 Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-издательский комбинат "Патент", г.ужгород, ул. Гагарина,101 зисторов подключены к первой шине опорного напряжения, а исток и подложка восьмого и подложка девятого транзисторов подключены к второй шине опорного напряжения, затворы девятого, 5 семнадцатого, а также восьмого и восемнадцатого, второго и одиннадцатого транзисторов попарно объединены, о т— л и ч а ю щ е е с я тем, что, с целью обеспечения защиты входа устройства от статических зарядов при сохранении высокого быстродействия, истоки девятого и семнадцатого транзисторов объединены и подключены к входу устройства,.а затворы тех же транзисторов подключены к объединенным стокам восьмого и восемнадцатого транзисторов, затворы которых соединены с инверсным выходом, а затвор второго и сток седьмого транзисторов объединены.