Формирователь импульсов на мдп-транзисторах

 

Изобретение относится к импульсной технике и может быть использовано в цифровых устройствах на МДП-транзисторах для регулирования амплитуды импульсов, например в устройствах управления приборами с переносом заряда в КМДП БИС. Цель изобретения - обеспечение электронной регулировки амплитуды выходных импульсов при малом энергопотреблении и высокой надежности работы. Достижение указанных в цели эффектов обусловлено возможностью регулирования порогового напряжения нагрузочного транзистора 2 МДП-инвертора посредством цепей коммутации его подложки к шине 11 управления (положительного управляющего напряжения) для открытого состояния и к общей шине 13 (наименьшего потенциала) для открытого состояния. Формирователь содержит активный и нагрузочный N-канальные транзисторы 1 и 2, инвертор 3, первый и второй ключи 4 и 5, первый, второй и третий элементы 6, 7 и 8 задержки, входную и выходную шины 9 и 10, шину 11 управления, шину 12 питания, общую шину 13. 3 ил.

СОЮЗ COBETCHHX

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК

Р1) H 03 К 19/08 19/094.

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

Й A BTOPCHOhIV СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ

П0 ИЗОБРЕТЕНИЯМ И ОТНРЫТИЯМ

ПРИ ГКНТ СССР (21) 3906886/24-63 (22) 10.06.85 (46) 07.06.90. Бюл. Р 21 (72) М.Л.Тарасов и А.М.Деревягин (53) 621.375.018.756 (088.8) (56) Окснер Э.С. Мощные полевые транзисторы и их применение. Перевод с англ. - M.: Радио и связь, 1985, с. 117, рис. 5.3а. (54) ФОРМИРОВАТЕЛЬ ИМПУЛЬСОВ НА МДПТРАНЗИСТОРАХ (57) Изобретение относится к импульсной технике и может быть использовано в цифровых устройствах на МДПтранзисторах для регулирования амплитуды импульсов, например. в устрой: ствах управления приборами с перено« сом заряда в КМДП БИС. Цель изобретения - обеспечение электронной регу„„SU„„15699?3 А 1

2 лировки амплитуды выходных импульсов при малом энергопотреблении и высокой надежности работы. Достижение указанных в цели эффектов обусловлено воэ- . можностью регулирования порогового напряжения нагруэочного транзистора

2 МДП-инвертора посредством цепей коммутации его подложки к шине 11 управления (положительного управляю щего напряжения) для открытого состо-. яния н к общей шине 13 (наименьшего потенциала) для открытого состояния.

Формирователь содержит активный и нагрузочный и-канальные транзисторы t и 2, инвертор 3, первый и второй ключи 4 и 5, первый, второй и третий элементы 6, 7 и 8 задержки, входную 3 и выходную шины 9 и 10, шину 11 управления, шину 12 питания, общую шину 13. 3 ил. С.

1569973

Изобретение относится к импульсной технике и может быть использова".

1 но в цифровых устройствах на МДПтранзисторах для регулирования амп5 литуды импульс ов, например, в ус тр ойствах управления приборами с переносом заряда в КМДП БИС, Цель изобретения — обеспечение электронной регулировки амплитуды выходных импульсов при малом энерго1потреблении и высокой надежности ра,боты.

На фиг. 1 приведена структурная

,электрическая схема фс "мирователя импульсов; на фиг. 2 - временные .,диаграммы сигналов; на фиг ° 3 — пример реализации формирователя на КМДП инверторах.

Формирователь (фиг. 1) импульсов содержит активный и-канальный тран зистор 1, нагрузочный и-канальный транзистор 2, инвертор 3, первый ключ 4, второй ключ 5, первый элемент 6 задержки, второй элемент 7 25 задержки, третий элемент 8 задержки, входную шину 9, выходную шину 10, шину 11 управления, шипу 12 питания и общую шину 13.

Транзисторы 1 и 2 включены после- .30 довагельно между шинами 12 и 13, образуя инвертор, выход которого связан с выходной шиной 10. Затвор нагрузочного транзистора 2 соединен с выходом первого элемента 6 задержки фронта, подключенного входом через инвертор 3 к входной шине 9, и через второй элемент 7 задержки фронта с .управляющим входом первого ключа 4.

Затвор активного транзистора 1 свя- 4р зан с входной шиной 9 через элемент

8 задержки. Подложка нагрузочного транзистора 2 связана через первый ключ 4. с шиной 11 управления и через псдсоединенный управляющим входом к 45 входной шине. 9 второй ключ 5 к общей ка"".-::=». 13. Сток активного транзистора и исток нагрузочного транзистора 2 связаны с выходной шиной 10.

Формирователь импульсов работает

50 следующим образом.

В исходном состоянии на входную шину 9 подан сигнал высокого уровня (фиг. 2а), на затвор активного транзистора 1 через элемент 8 задержки фронта подан сигнал высокого уровня, на затвор нагрузочного транзистора 2 через элемент 6 задержки подан сигнал низкого уровня (фиг. 26), на ключ 4 через элемент 7 задержки фронта подан управляющий сигнал высокого уровня, ключ 4 закрыт. Ключ 5 открыт управляющим сигналом высокого уровня с входной шины 9, и на подложку нагрузочного транзистора 2 подан сигнал низкого уровня. Открытое состояние транзистора 1 и закрытое состоя-. ние транзистора 2 обуславливают наличие нулевого потенциала, общей шины на выходной шине 10 (фиг. 2в, д), а открытое состояние ключа 5 и закрытое состояние ключа 4 обуславливают наличие нулевого потенциала на подложке нагрузочного транзистора 2

{фиг. 26}.

После снижения напряжения на входной шине 9 до нуля в первую очередь происходит запирание транзистора 1 и размыкание ключа 5. Транзистор 2 отпирается позже из-за задержки фрон.та импульса на выходе инвертора 3 элементом 6. Спад сигнала на входной шине 9 инвертируется инвертором 3.

Фронт сигнала с выхода инвертора 3 задерживается элементом 6 задержки.

На истоке транзистора 2 устанавливается минимальное значение высокого уровня выходного напряжения соответствующего максимальному обратному смещению р-и-перехода подложка — исток транзистора 2 и, следовательно, его наибольшему пороговому напряжению. Позднее с задержкой, определяемой элементом 7, замыкается ключ 4, и напряжение на подложке транзистора

2 увеличивается и становится равным напряжению на шине 11 управления.

Обратное смещение на р-и-переходе подложка — исток транзистора 2 и его пороговое напряжение уменьшаются, что приводит к дополнительному увеличению уровня напряжения на выходной шине 10. В том случае, если наибольшее.напряжение на шине 11 не превышает максимально возможный уровень напряжения на выходной шине 10, соответствующий напряжению на р-и-переходе подложка - исток транзистора 2, при котором его пороговое напряжение минимально, то этот переход остается всегда запертым при формировании фронта. выходного импульса на выходной шине 10. Амплитуда этого импульса зависит от напряжения, установленного на шине 11 управления, Повышение уровня напряжения на . ходной шине 9 за время фронта вхог1569973 6 ного импульса приведет к замыканию ключа 5. Спад сигнала без задержки передается с выхода инвертора 3 через элемент 6 задержки фронта на затвор нагрузочного транзистора 2 (фиг. 2б) и через элемент 7 задержки фронта на подложку нагрузочного транзистора 2 (фиг. 2в), при этом нагрузочный транзистор 2 закрывается по затвору, а на подложке транзистора .2 формируется спад сигнала и устанавливается потенциал общей шины 13 ° Фиксация подложки нагрузочного транзистора 2 наиболее отрицательным потенциалом схемы повышает надежность работы устройства в целом.

Фронт сигнала с входной шины 9 через элемент 8 задержки фронта передается на затвор актикн;зг=. трянзис=- 20 тора 1. Активный тран.-истер 1 вклю--, чается, и на выходной шине, 10 формируется спад импульса. Поскольку отпирание транзистора 1 происходит позднее, с задержкой, определяемой эле- 25 ментом 8 задержки, р-и-переход подложка — исток транзистора 2 остается запертым и при формировании спада импульса на шине 11.

В данном случае обеспечена последовательность подачи сигналов на затворы транзисторов 1 и 2 и управляющие входы ключей 4 и 5, при которой р-и-переход подложка — исток транзистора 2 никогда не смещается в прямом направлении. Благодаря этому исключен тиристорный эффект, снижающий надежность МДП-интегральных микросхем.

Изменяя напряжение на шине 10 управления, подключаемой к подложке аа-грузочного транзистора 2 при запирании активного транзистора 1, можно регулировать амплитуду выходных импульсов, затрачивая на это минималь- 45 ную мощность, необходимую только на перезарядку емкостей МДП-транзисторов.

Формирователь, реализованный с использованием КИДП-инверторов (фиг.3), 5р содержит и-канальные активный транзистор 1, нагруэочный транзистор 2, двухвходовой логический элемент

ИЛИ-НЕ, состоящий из транзисторов

14-17, первый инвертор, состоящий

Hs транзисторов 18 и 19, второй инвертор, состоящий из транзисторов

20 и 21, третий инвертор, состоящий из транзисторов 22 и 23, четвертый инвертор, состоящий из транзисторов

24 и 25, первый п-канальный транзистор 26, второй и-канальный транзистор 27, первый ключ, состоящий из транзисторов 28 и 29, второй ключ, состоящий из транзисторов 30 и 3 1, входную шину 9, выходную шину 10, шину 11 — управления, шину 12 питания, общую шину 13.

Формирователь импульсов работает следующим образом.

В исходном состоянии, при наличии сигнала высокого уровня на входной шине 9, установлен сигнал низкого уровня на выходе первого инвертора (транзисторы 18 и 19) и на выходе третьего инвертора (транзисторы 22 и

23), сигнал высокого уровня — на выходе второго инвертора (транзисторы

20 и 2.1) и четвертого инвертора (транзисторы 24 и 25), Нагрузочный транзистор 2 закрыт сигналом низкого уровня, поступающим на затвор транзистора 2 с выхода двухвходового логического элемента ИЛИ-НЕ (транзисторы 14-17). Подложка транзистора 2 через открыть е транзисторы 26 и 27 подключена к общей шине 13 и отключена от шины 10 управления закрытым первым ключом (транзисторы 28 и 29) и закрытым вторым ключом (транзисторы

30 и 34 ). Потенциал выходной шины 10 равен потенциалу общей шины 13. При подаче на входную шину 9 сигнала низкого уровня подключаются последовательно первый, второй, третий и четвертый инверторы. При этом сначала закрывается транзистор 1 сигналом низкого уровня с выхода второго инвертора, открывается транзистор 2 сигналом высокого уровня с двухвходового логического элемента ИЛИ-НЕ, затем на подложку нагрузочного транзистора через открывающиеся первый и второй ключ подается напряжение с шины 11 управления. Величина управляющего напряжения определяет величину выход ного сигнала высокого уровня на выходной шине 10.

При подаче на входную шину 9 сиг нала высокого уровня в первую очередь подключается подложка транзистора 2 к общей шине 13 через транзистор 26.

Одновременно подложка транзистора 2 отключается от шины 11 управления при закрывании транзисторов 28 и 29 первого ключа. Транзистор 2 закрывается по затвору сигналом низкого

1569973

8код

ЛГ778ОР нагрцэочнаг ара&зыапу

ПОдпожКО ноацзочног ущЮ засл

3um8o акюидмгп

rrpu suemu

861лО уровня с выхода двухвходового логического элемента ИЛИ-НЕ, после чего открывается транзистор 1 сигналом высокого уровня с выхода второго ин5 вЕртора, и на выходной шине 10 появляется сигнал низкого уровня.

Получение возможности электронного регулирования амплитуды выходных импульсов обусловлено использованием цепей коммутации подложки нагрузочного транзистора 2 к шине 11 управления (положительного регулируемого напряжения) для его =.:крытого состоя- 15 ньяя и к общей шине 13 (наименьшего потенциала) для закрытого состояния.

Кроме того, дополнительно включенные первый, второй, третий и четверт1ый инверторы, двухвходовой элемент !

4 -ÍÅ, первый и второй и-канальные транзисторы, первый и второй ключи

«обеспечивают очередность подачи сигналов на затвор активного транзис- р тора, затвор и подложку нагрузочного транзистора, предотвращающую смещеНие р-и-перехода сток — подложка наГрузочного транзистора в прямом наПравлении, и зажигание в интегральной

ИДП-микросхеме паразитного транзистора. Это обеспечивает высокую надежность формирователя.

Ф о р м у л а н з о б р е т.е н и я

Формирователь импульсов на МДПтранзисторах, содержащий. активный и-канальный ИДП-транзистор, подключенный истоком и подложкой к общей шине, нагрузочный и-канальный 14ЩПтранзистор, подключенный стоком к шине питания, истоком — к выходной шине и стоку активного п-канального

МДП-транзистора, а затвором через инвертор — к входной шине, о т л ич а ю шийся тем, что, с целью обеспечения электронной регулировки амплитуды выходных импульсов при малом энергопотреблении и высокой надежности в работе, введены первый ключ, подключенный между шиной управления и подложкой нагруэочного транзистора, второй ключ, подключенный между подложкой нагрузочного транзистора и общей шиной, первый элемент задержки фронта, включенный между выходом инвертора и затвором нагрузочного транзистор а, второй элемент задержки фронта, включенный между вьуходог< первого элемента задержки фронта и входом управления первого ключа, третий элемент задерж,ки фронта, включенный между входом устройства и,затвором активного транзистора, вход управления второго ключа соединен с входной шиной.

15699 73

Составитель В.Мышпяев

Техред М.Ходанич Корректор М.Кучерявая

Редактор В.Бугренкова

Заказ 1457 Тираж 667 Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-издательский комбинат "Патент", г. Ужгород, ул. Гагарина, 101