Устройство для декодирования импульсно-временных кодов

 

Изобретение относится к вычислительной технике и может быть использовано в асинхронно-адресных системах передачи информации. Изобретение обеспечивает декодирование импульсно-временных кодов различной структуры, что расширяет область использования устройства. Устройство для декодирования импульсно-временных кодов содержит генератор 1 синхроимпульсов, блок 2 памяти, регистр 3, сумматор 4, элемент И 5, формирователь 6 импульсов, коммутатор 7, генератор 8 импульсов адреса, элементы 9 и 10 памяти и распределитель 11 импульсов. 3 ил.

СОЮЭ ССВЕТСНИХ

СОЦИАЛИСТИЧЕСНИХ

РЕСПУБЛИН (19) (11) (ц) .Н 03 И 7/22

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К A BT0PCHOMV СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ

ПРИ ГКНТ СССР (21) 4476321/24-24 (22) 15.08.88 (46) 23.07.90. Бюл. N - 27 (71) Казанский авиационный институт им. А.Н.Туполева и Казанский научноисследовательский институт радиоэлектроники (72) Ш.М .Чабдаров, А.Ю.Феоктистов, В.А.Лепехов, P.P.Ôàéçóëëèí и А.Ф.Надеев (53) 621.318.5 (088.8) (56) Глобус И.А. Двоичное кодирование в асинхронных системах. — М.:

Связь, 1972, с.75, рис.15.

Авторское свидетельство СССР

Р 807496, кл. Н 03 М 7/22, 1978.

2 (54) УСТРОЙСТВО ДЛЯ ДЕКОДИРОВАНЦЯ

ИМПУЛЬСНО-ВРЕМЕННЫХ КОДОВ (57) Изобретение относится к вычислительной технике и может быть использовано в асинхронно-адресных системах передачи информации. Изобретение обеспечивает декодирование импульсно-временных кодов различной структуры, что расширяет область использования устройства. Устройство для декодирования импульсно-временных кодов содержит генератор 1 синхроимпульсов, блок 2 памяти, регистр 3, сумматор 4, элемент И 5, формирователь б импульсов, коммутатор 7, генератор 8 импульсов адреса, элементы

9 и 10 памяти и распределитель 11 импульсов. 3 ил.

1580565!

О накопление единиц) . Этот единичный код по сигналу С заносится в регистр

3 и подается на 1-входы элемента И

5 на (i+1)-ом входе которого держит1

5 ся единичный уровень с выхода формирователя 6 (так как пришел послед-. ний импульс ИВК). Элемент И 5 срабатывает и выдает на выход устройства сигнал, свидетельствующий об окон- 1О чании приема ИВК.

Формула изобретения

Устройство для декодирования импульсно-временных кодов, содержащее генератор синхроимпульсов, блок памяти, выход которого соединен с первым входом регистра, сумматор и элемент И, выход которого является выхо- go дом ус гройства, о т л и ч а ю щ ее с я тем, что, с целью расширения области использования устройства за счет обеспечения декодирования импульсно-временных кодов различной 25 структуры, в устройство введены формирователь импульсов, коммутатор, генерат<ф импульсов адреса, элементы памяти и распределитель импульсов, первый, второй,,третий и четвертый выходы которого соединены соответственно с входом генератора импульсов адреса, с первым входом коммутатора, с первым входом блока памяти и с вторым входом регистра, выход генератора импульсов адреса соединен с вторым входом коммутатора и с первым входом сумматора, выход которого соединен с третьим входом коммутатора, выход которого соединен с вторым входом блока памяти, выход регистра соединен с первыми входами первого и второго элементов памяти и с первым, входом элемента И, выход первого элемента памяти соединен с вторым входом сумматора, выход второго элемента памяти соединен с третьим входом блока памяти, выход формирователя импульсов соединен с вторыми входами первого и второго элементов памяти и с вторым входом элемента И, выход генератора синхроимпульсов соединен с входом распределителя импульсов, вход формирователя импульсов является входом устройства.

1580565

Изобретение относится к вычислитепьной технике и может быть использовано в асинхронно-адресных системах передачи информации.

Целью изобретения является расширение области использования устройства за счет обеспечения декодирования импульсно-временных кодов различной структуры. 10

На фиг.1 представлена функциональная схема предлагаемого устрой1 сМва, на фиг.2 - пример четырехим| пульсного кода произвольной расста-! новки и соответствующие ему коды текущих адресов, формируемых генератором импульсов адреса, на фиг.3 — - временные диаграммы, характеризующие работу устройства при дешифрации четырехимпульсного кода произвольной 2О расстайовки.

Устройство содержит генератор 1 синхроимпульсов, блок 2 памяти, регистр 3, сумматор 4, элемент И 5, формирователь 6 импульсов, коммута- 25 тор 7, генератор 8 импульсов адреса, п рвый 9 и второй 10 элементы памяти и распределитель 11 импульсов. Устройство содержит также вход 12 и вЬпсод 13.

Генератор 1 формирует синхронизпрующие импульсы определенной частоты. Распределитель 11 импульсов синхронизируется от генератора 1 и обеспечивает формирование следующих

Зъ управляющих сигналов: тактовых импульсов (ТИ) для генераторов 8 (вы од 1), сигналов управления входами (УВ) коммутатора 7 (выход 2); сигна 1ов чтение/запись (ЧТ/ЗП) для блока памяти (выход 3), синхроимпульсов (С} переписи информации в регистр 3 (выход 4).

Генератор 8 формирует счетную последовательность m -разрядных адресов. Двухвходовый коммутатор 7 предназначен для коммутации текущих и новых,адресов. Текущий адрес вырабатывается с выхода генератора 8, а новый адрес формируется на выходе сумматора 4. Блок. 2 памяти работает в режиме непрерывного чтения — записи информации, поступающей с выхода элемента 10. Регистр 3, обеспечивает хранение (в течение периода ТИ) ин55 формации, считанной из. блока 2 памяти. Элемент 10 выполняет функцию хранения обрisа передаваемого импульсно-временного кода (ИВК), т.е. хранит выбор чисел, эквивалентных временной расстановке импульсов в исходном п-импульсном коде. Элемент

10 (являющийся постоянным запоминающим устройством - ПЗУ) выполняет функцию накопителя единиц н разрядах выходного кода, передаваемого на вход блока 2 памяти по мере поступления сигналов ИВК на вход 12 формирователя 6. Сумматор 4 выполняет суммирование текущего адреса и числа, формируемого элементом 9 (являющимся

ПЗУ}, образуя таким образом новый адрес. Формирователь 6 срабатывает на приход сигналов ИВК и формирует по мере их поступления на своем выходе высокий (единичный) уровень, который удерживается в течение одного периода ТИ. Элемент И 5 по мере поступления всех сигналов ИВК сигнализирует об окончании приема.

Устройство работает следующим образом.

Генератор 8 под управлением распределителя 11 импульсов последовательно формирует m-разрядные текущие адреса, которые через информационный вход коммутатора 7 поступают на адресный вход блока 2 памяти. Отсутствие сигнала на входе формирователя б и соответственно отсутствие сигнала высокого уровня (единичного) на (i+1)-х входах элементов 9 и 10 приводит к тому, что указанные элементы формируют коды логических нулей (нулевой код). Блок 2 памяти записывает по текущему адресу нулевой код, поступающий с выхода элемента 10, считывает его на выход и через регистр

3 под управлением распределителя 11 импульсов передает на адресный вход элемента 9, который также выдает нулевой код. Сумматор 4, суммируя код текущего адреса и нулевой код, получает вновь код текущего адреса и передает его через коммутатор 7 на адресный вход блока 2 памяти, который по данному адресу записывает вновь нулевой код. Генератор 8 вырабатывает следующий текущий адрес, и работа устройства циклически повторяется.

Поступление первого импульса а-импульсного кода на вход формирователя

6 приводит к появлению сигнала высокого уровня на (i+1)-х входах элементов 9 и 10 и к тому, что элемент 9 формирует на своем выходе код, экви5

25

55

5 158 валентный количеству ТИ до следующего импульса ИВК, а элемент 10 формирует код, у которого в ипадшем разряде находится логическая единица (осуществилось первое накопление логической единицы) . Сумматор 4 осуществляет суммирование кода текущего адреса и кода числа, находящегося на выходе элемента

9 и передает результат суммирования, т.е. новый адрес, через информационный вход коммутатора 7 на адресный вход блока 2 памяти.

Последний по новому адресу записывает код с логической единицей в младшем разряде, находящийся на выходе элемента 10. Таким образом, информация о приеме в устройство первого импульса ИВК записывается по тому адресу, по которому ожидается приход второго импульса ИВК, причем акт приема импульса ИВК происходит в течение одного периода ТИ. После акта ( приема первого импульса генератор 8 вырабатывает следующий текущий адрес, и работа устройства продолжается аналогично в ожидании следующего импульса ИВК.

После того, как устройством принято (и-1) импульсов ИВК, на выходе регистра 3 в момент прихода последнего п-го импульса появляется код, содержащий во всех разрядах логические единицы. Этот единичный код и единичный уровень с выхода формирователя

6 подаются соответственно на входы элемента И 5, что приводит к era срабатыванию и выдаче на выход устройства сигнала о приеме ИВК.

Рассмотрим работу устройства при приеме 4-импульсного кода (фиг.2 и 3).

Генератор 1 формирует последовательность синхроимпульсов определенной частоты (фиг.Ç,а). Распределитель 11 импульсов вырабатывает четыре вида сигналов (ТИ, УВ, ЧТ/ЗП, С), синхронизирующих и управляющих устройством (фиг.З,б, в, r, д). Генератор 8 работает в счетном режиме, последовательно формируя ш-разрядные двоичные коды — текущие адреса (фиг.Ç,е), которые одновременно подаются на информационный вход коммутатора 7 и информационный вход сумматора 4. При этом на входе коммутатора

7 держится. низкий уровень в течение половины периода ТИ (фиг.З,в), и текущий адрес с выхода генератора 8 (фиг.Ç,е) передается через коммутатор

0565 б

7 на адресный вход блока 2 памяти (фиг.З,ж). Так как состояние входа блока 2 памяти (фиг.Ç,r) в данный момент соответствует режиму чтения, происходят считывание по текущему адресу информации из блока 2 памяти (фиг.З,з) и занесение ее в регистр 3 по сигналу с (фиг.З,д). Так как в разряды всех ячеек блока 2 памяти предварительно записаны логические .нули, то в регистр 3 заносится нулевой код и удерживается на его выходе до прихода следующего импульса С (фиг.З,и). Далее нулевой код с выхода регистра 3 одновременно поступает на первые (i) адресные входы элементов 9 и 10, которые запрограммированы так, что при отсутствии единичного уровня на (i+1)-х входах независи» мо от кода на других д-х входах они формируют на своих выходах нулевой код.

Кроме нулевых кодов, в элементе 9 записаны числа (в двоичном коде), эквивалентные временной расстановке импульсов в ИВК, и количественно эти числа равны количеству ТИ, расположенных между импульсами ИВК. Доступ к этим числам осуществляется при подаче на (i+1)-й вход элемента 9 единичного уровня с выхода формирователя 6. В элементе 10 аналогично, кроме нулевых кодов, записаны числа (в двоичном коде) так, что по мере поступления сигналов ИВК на вход формирователя 6, а соответственно при подаче единичного уровня на (i+1)-й вход элемент 10 выдает коды, в которых происходит добавление логической единицы в .каждый последующий разряд выходного кода.

Таким образом, элемент 9 выдает нулевой код (фиг.З,м), которыи подается на информационный вход сумматора

4 и суммируется с кодом текущего адреса, поступившего на информационный вход с выхода генератора 8 (фиг.З,н).

В частности, в данном примере показан текущий адрес 0010 (фиг.З,е), который суммируется с нулевым кодом 0000 элемента 9 (фиг,З,м) и образует тот. же код текущего адреса 0010 (фиг.Ç,н).

Этот текущий адрес с выхода сумматора

4 подается на информационный вход коммутатора 7, состояние сигнала УВ на входе коммутатора 7 меняется на противоположное (фиг.З,в) и данный (текущий) адрес проходит через ком1580565 мутатор 7 (фиг.З,ж) на адресный вход блока 2 памяти. Элемент 10 одновременно с элементом 9 выдает нулевой код (фиг.З,л), который подается на информационный вход блока 2 памяти.

Подается сигнал записи ЗП на вход блока 2 памяти (фиг.Ç,г) и нулевой код по текущему адресу 0010 заносит.;ся в блок 2 памяти (фиг.З,з). Сигнал 1р

;.записи снимается и нулевой код из блока 2 памяти считывается на выход !

: для дальнейшего занесения в регистр 3 по сигналу С. Затем подается сле дующий ТИ, по которому генератор 8 выдает следующий 0011 адрес, и устройство отрабатывает указанную последовательность действий, Последовательность действий при, поступлении импульсного кода на вход 2р 12 следующая. Импульсы 4-импульсного .кода (фиг.2,в) попадают на адреса 3 (0010), 10(1010), 13(1011) . и 17 (10001) (фиг.2,б), .которые формируются генератором 8, а количество импульсов ТИ (фиг,2,а) между первым и вторым импульсами ИВК равно семи, между вторым и третьим — трем, между третьим и четвертым — четырем ТИ. На фиг.2,r показаны срабатывание форми- 30 рователя 6 на приход импульсов ИВК и формирование единичного уровня в течение одного периода ТИ. Приход первого импульса- ИВК на формирователь б приводит к появлению на его выходе единичного уровня (фиг.Ç,к), который подается одновременно на (i+1)-е входы,элементов 9 и 10. В этот же момент времени генератор 8 адреса (фиг.З,е) формирует очередной адрес (0011), ко- 40 торый проходит через кож утатор 7 на адресные входы блока 2 памяти, и нулевой код с выхода блока 2 памяти по сигналу С (фиг.З,д) заносится в регистр 3. С выхода регистра 3 нулевой код подается одновременно íà i-е адресные входы элементов 9 и 10. Так как в данный момент íà (i+1)-х входах элементов 9 и 10 присутствует уже единичный уровень, элемент 9 выдает код, равный количеству ТИ между первым и вторым импульсами ИВК, т.е. код

0111 (фиг.З,м), а элемент 10 выдает код, в младшем разряде которого присутствует.логическая единица, т.е код 55

0001 (фиг.З,д)..

Далее код текущего адреса 0011 (фиг.Ç,е) складывается на сумматоре

4 с выданным кодом элемента 9 0111, образуя новый код адреса 1010 (фиг.З,н). Этот новый адрес с выхода сумматора 4 подается на информационный вход коммутатора 7 и по сигналу

УВ (фиг,З,в) передается на адресный вход блока 2 памяти (фиг ° 3.ж). Подается сигнал записи на вход блока 2 памяти (фиг.З,г), и код 0001, поданный с выхода элемента 10 на информационный вход, записывается в блок 2 памяти.

Таким образом, информация о приходе первого импульса ИВК фиксируется в блоке в блоке 2 памяти по адресу, по которому ожидается приход второго импульса ИВК. Весь акт приема импульса и фиксация его по адресу ожидаемого следующего импульса ИВК осуществляется в пределах одного периода

ТИ. Далее генератор 8 продолжает формировать текущие адреса (фиг.Ç,е), приближаясь к ожидаемому" адресу

1010. Когда приходит второй импульс

ИВК, текущим адресом генератора 8 является соответственно адрес 1010.

Формирователь 6 срабатывает, на (i+1)-õ входах элементов 9 и 10 появляется единичный уровень и в пределах одного периода ТИ осуществляется вся последовательность действий, указанная при приеме первого импульса,.кроме того, что элемент 9 выдает код 0011 (фиг.З,м), равный количеству ТИ между вторым и третьим импульсами ИВК, а элемент 10 выдает код 0011 (фиг.З,л), т.е. добавляется еще одна логическая единица в следующий разряд. Сумматор

4 суммирует текущий код адреса 10 10 (фиг.Ç,е) и код 0011 (фиг,З,M), образуя новый адрес 1011 (фиг.З,н).

Этот адрес приходит .через коммутатор

7 на адресный вход блока 2 памяти, и информация 0011 с выхода элемента

10 записывается в блок 2 памяти (фиг.З,д). Информация о приходе второго импульса ИВК, таким образом, зафиксирована в блоке 2 памяти по адресу, по которому ожидается приход третьего импульса.

Так устройство постепенно принимает и фиксирует" все импульсы ИВК, кроме последнего. По достижении адреса (10001), по которому ожидается приход последнего импульса, блок 2 памяти выдает единичный код,(так как во всех разрядах выходного кода элемента 10 к этому времени происходит

1580565 е Аа оа о

О 100

° ° ° и У йг

Редактор И.Горная

Заказ 2023 Тираж 664 Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35, Раушская наб., д, 4/5

Производственно-издательский комбинат "Патент", r. Ужгород, ул. Гагарина, 101

1 а оон мо0

Флуг

Составитель Б.Ходов

Техред Л.Сврдюкова Корректор И.Муска