Устройство для дешифрации двоичного кода

 

Изобретение относится к автоматике и может найти применение в качестве внешнего информационного канала цифровых устройств. Изобретение обеспечивает дешифрацию последовательности двоичных кодов, за счет чего расширяется область применения устройства. Устройство содержит блок 1 дешифраторов , P элементов ИЛИ 2, где P*981, самообнуляемых блоков 3 памяти, каждый из которых содержит триггер 4 и элемент 5 задержки. 1 з.п. ф-лы, 1 ил.

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСНИХ

РЕО !УБЛИН щ)5 Н, 03 И 7/22

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

Н д ВТОРСНОМУ СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ НОМИТЕТ

tlO ИЗОБРЕТЕНИЯМ И ОТНРЫТИЯМ

ПРИ ГКНТ СССР

1 (21) 4394668/24-24 (22) 18.03.83 (46) 07.)1.90. Бюл. № 4! (72) В,A.Сагайдачный (53) 621. 395 . 341 (088. 8) (56) Авторское свидетельство СССР № 1305871, кл. Н 03 М 7/22, 986.

Данилов P. В ° Применение интегральных микросхем в электронной вычислительной технике. — М.: Радио и связь, !

986, с.116, рис ° 5.64. (54) УСТРОЙСТВО ДЛЯ ДЕ1!1ИФРАЦИИ ДВОИЧ—

НОГО КОДА

„Л0„, 1605 11 А1

2 (57) Изобретение относится к автоматике и может найти применение в качестве внешнего информационного канал а цифровых устройств. Из обретение обеспечивает дешифрацию последовательности двоичных кодов, за счет чего расширяется область применения устройства. Устройство содержит блок 1 дешифраторов, P элементов ИЛИ 2, где Р71

Р самообнуляемых блоков 3 памяти, каждый из которых сожержит триггер

4 и элемент 5 задержки. 1 з.п,ф-лы, 1 ил.

1605311

Составитель Б. Ходов

Редактор В. Бугренкова Техред N.Дидын Корректор О.Ципле

Заказ 3457 Тираж 658 Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-издательский комбинат "Патент", г.ужгород, ул. Гагарина,101

Изобретение относится к автоматике и может найти применение в качестве внешнего информационного канала цифровых устройств.

Целью изобретения является расширение области применения устройства за счет обеспечения дешифрации последовательности двоичных кодов.

На, чертеже представлена функцио- 10 нальная схема устройства для случая конкретного выполнения.

Устройство для дешифрации двоичного кода содержит блок 1 дешифраторов, Р элементов ИЛИ 2, где Р > 1, Р са- 15 мообнуляемых блоков 3 памяти.

Самообнуляемый блок 3 памяти выполнен на триггере 4и элементе 5 задержки.

На чертеже позициями б — 8 обозна- 20 чены соответственно вход устройства, первые и второй выходы устройства.

Устройство работает следующим образомм.

Прй поступлении последовательнос- 25 ти (алфавитно-цифрового слова, сообщения) длиной Р > 1 двоичных знаков в параллельном коде на информационные входы 6 устройства, на соответствующих выходах блока 1 появляются им- 30 пульсные сигналы (логический "0"), Если на соответствующем выходе блока

1, к которому подключен первый блок

3, появляется импульсный сигнал от конкретного знака, то на.выходе блока 3 появляется сигнал логического

"0", который поступает соответственно на вход элемента 2, При появлении следующего импульсного сигнала на другом соответствующем выходе блока 40

1, g которому подключен вторым входом элемент 2, на выходе последнего устанавливается сигнал логического

"0", который записывается во второй блок 3 и т.д.

Через устанавливаемое время 3 после записи блоки 3 поочередно самообнуляются, т,е. на выходах блоков 3 устанавливаются логические 1 !! !!

Таким образом, конкретная цифровая последовательность дешифрует ся в вы- . ходной управляющий сигнал, формируемый на выходе 8, Формула изобретения

1 ° Устройство для дешифрации двоичного кода, содержащее блок дешифраторов, входы которого являются входами устройства, выходы блока дешифраторов являются первыми выходами устройства, о т л и ч а ю щ е е с я тем, что, с целью расширения области применения устройства за счет обеспечения дешифрации последовательности двоичных кодов, в устройство введены

P элементов ИЛИ (P > 1) и P самообнуляемых блоков памяти, выходы которых соединены с первыми входами одноименных элементов ИЛИ, выход каждого элемента ИЛИ, кроме последнего, соединен с входом последующего самообнуляемого блока памяти, выход последнего элемента ИЛИ является вторым выходом устройства, вход первого самообнуляемого блока памяти и вторые входы элементов ИЛИ подключены к соответствующим выходам блока дешифраторов.

2, Устройство по п.1, о т л ич а ю щ е е с я. тем, что самообнуляемый блок памяти выполнен на триггере и элементе задержки, выход которого соединен с P-входом триггера, инверсный выход которого соединен с входом элемента задержки и является выходом блока, Б-вход триггера является входом блока.