Синтезатор частот
Изобретение относится к радиотехнике и может быть использовано в приемнопередающей аппаратуре и контрольно измерительных устройствах и является дополнительным к изобретению по авт. св. N 1363457. Цель изобретения - повышение быстродействия. Синтезатор частот содержит управляемый генератор 1, смеситель 2, делитель 3 частоты с переменным коэф. деления, коммутатор 4, импульсно-фазовый детектор 5, ФНЧ 6, генератор 7 опорной частоты, умножитель 8 частоты, ДФКД 9, инвертор 10, формирователь 11 одиночного импульса, регистр 12 сдвига, цифровой частотно-фазовый детектор (ЦЧФД) 13, цифровой интегратор 14, ЦАП 15, анализатор 16 кода, элементы И 17, 18 и 19, JK-триггер 20, счетчик 21 и D-триггер 22. ЦЧФД 13 содержит регистр 23 кода частоты и счетчик 23, а цифровой интегратор 14 состоит из сумматора 25 кодов и регистра 26 памяти. Для достижения поставленной цели введены дополнительные регистры 27 и 28 памяти, сумматоры 29 и 32, а также блоки 30 и 31 памяти. За счет коррекции коэффициента передачи K кольца частотной автоподстройки, содержащего генератор 1, ДПКД 3, ЦЧФД 13 и ЦАП 15, в каждом такте работы синтезатора результирующее значение K становится близким к 1, независимо от параметров кольца частотной автоподстройки, при этом уменьшается время приведения выходной частоты, что приводит к повышению быстродействия. 1 ил.
СОЮЗ СОВЕТСНИХ
СОЦИАЛИСТИЧЕСКИХ
РЕСПУБЛИН (51) 5 Н 03 L 7/18
ОПИСАНИЕ ИЗОБРЕТЕНИЯ
ГОСУДАРСТВЕННЫЙ КОМИТЕТ
ПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ
ПРИ ГННТ СССР
М А ВТОРСНОМУ СВИДЕТЕЛЬСТВУ
1 (61) 1363457 (21) 4408009/24-09 (22) 11.04.88 (46) 07.08,90. Бюл. ¹ 29 (72) И.В. Колосов и M.ß. Осетров (53) 621.373.42(088.8) (56) Авторское свидетельство СССР № 1363457, кл. Н 03 Ь 7/18, 20.05 ° 88. (54) СИНТЕЗАТОР ЧАСТОТ (57) Изобретение относится к радио-, технике и м.б. использовано в приемопередающей аппаратуре и контрольно измерительных устройствах и является дополнительным к изобретению по авт. св, № 1363457. Цель изобретения — повьппение быстродействия. Синтезатор
2 частот содержит управляемый генератор
1, смеситель 2, делитель 3 частоты с переменным коэф. деления, коммутатор 4, импульсно-фазовый детектор 5, ФНЧ 6, генератор 7 опорной частоты, умножитель 8 частоты, делитель 9 с фиксированным коэф. деления, инвертор 10, формирователь 11 одиночного импульса, регистр 12 сдвига, цифровой частотно-фазовый детектор (ЦЧФД) 13, цифровой интегратор 14, ЦАП 15, анализатор 16 кода, элементы И 17, 18 и 19)IK-триггер 20, счетчик .21 и
D-триггер 22, ЦЧФД 13 содержит регистр
23 кода частоты и счетчик 24, а цифровой интегратор !.4 состоит из сум1584105 в каждом такте работы синтезатора р» зультирующее значение К становится близким к единице, независимо от н;5 раметров кольца частотной автоподстройки, при .этом уменьшается время приведения. выходной частоты, что приводит к повышению быстродействия °
1 ил.
Изобретение относится к радиотех:,нике, может быть использовано в .приемопередающей аппаратуре и конт. Рольно-измерительных устройствах и является усовершенствованием еинтезатора частот по авт.св. Ф 1363457., 2p
Целью изобретения является повышение быстродействия.
На чертеже приведена структурная электрическая схема синтезатора частот .. 25
Синтезатор частот сбдержит управляемый.генератор 1, смеситель 2, делитель. 3 частоты.с переменным коэффициентом деления (ДПКД), коммутатор 4, импульсно-фазовый детектор (ИФД) 5,30 фильтр 6 нижних частот, генератор 7 опорной частоты, умножитель 8 частоты, делитель 9 с фиксированным коэффициентом деления (ДФКД), инвертор 10, формирователь 11 одиночного импульса, регистр 12. сдвига, цифровой частотно-фазовый детектор (ЦЧФД) 13, цифровой интегратор 14, цифроаналоговый преобразователь (ЦАП) 15, анализатор
16 кода, первый .17, второй 18, третий 40
19 элементы И, IK-триггер 20, счетчик
21 и D-триггер 22. ЦЧФД 13 содержит регистр 23 кода частоты и счетчик
24, а цифровой интегратор 14 состоит из сумматора 25 кодов и регистра 26 45 памяти. Синтезатор частот также со,держит первый 27 и второй 28 дополнительные регистры памяти, второй сумматор 29, первый 30 и второй 31 блоки постоянной памяти (БПП) 30 и 31 и первый сумматор 32.
Синтезатор частот работает следующим образом.
° В определенный момент, времени на выходе УпРавляемого генеРатоРа 1 имеется некоторая частота, которая преобразуется в смесителе 2 и поступает на вход ДПКД 3. Эти элементы совместно с коммутатором 4,ИФД 5 и фильтиатора 25 кодов и регистра 26 памяти.
Для достижения поставленной цели введены дополнительные регистры 27 и 28 памяти, сумматоры 29 и 32, à. также блоки 30 и 31 памяти. 3а счет коррекции коэффициента передачи К кольца частотной автоподстройки, содержащего генератор 1, ДПКД 3, ЦЧФД 13 и ЦАП 15, ром 6 образуют кольцо фазовой автоподстройки частоты. С выхода ДПКД 3 сигнал через формирователь 11 поступает на вход регистра 12 сдвига, который является синхронизатором для цепи автспоиска, состоящей из ЦЧФД 13, цифрового интегратора 14 и ЦАП 15, На выходах регистра 12 сдвига получаются импульсные последовательности, которые определяют время установки кода с выхода регистра 23 в счетчике
24, а также начала и конца счета им-. пульсов счетчиком 24, записи информации в регистр 26 с,выхода цифрового HH e To 14 H e eK MT Dтриггер 22. Значения кода Я з,поступающего на установочные входы счетчи-< ка 24, определяются из соотношения где Т вЂ” период частоты сравнения на ср входе ЦЧФД 13;
Т - период тактовой частоты
on
Р .на входе ЦЧФД 13 (Свход счетчика 24).
С момента вреМени t 1 до t z производится установка кода счетчика 24, с момента времени t — счет импульсов с генератора 7 опорной частоты до мо- мента времени t3 — остановка счетчика
24..Если в момент остановки счета на выходе счетчика 24 значения кода не равно нулю, то на вход первого элемента И 17 поступает разрешающий уровень, при наличии которого коммутатор
4, выполненный, например, в виде мультиплексора, соединяет вход ИФД 5 с. выходом инвертора 10. Значение кода на выходе счетчика 24 суммируется в сумматоре 25 цифрового интегратора 14 со значением кода на выходе регистра 26, и в момент времени t4 r oe сигналу с выхода первого элемента И 17 полученная сумма записывается в регистр 26 °
5 15841
Вновь полученное значение кода с выхода цифрового интегратора 14 поступает на первый вход первого сумматора
32 и изменяет напряжение на выходе
ItAII 15, в результате чего изменяется частота на выходе управляемого генератора 1.
Характеристика изменения частоты построена так, что код сигнала ошибки на выходе ЦЧФД 13 при этом прибли>кается к нулевому значению. При этом на второй вход ИФД 5 поступает частота с выхода ДФКД 9, но сдвинутая инвертором 10 на 180О. Тем самым обеспечива15 ется постоянное напряжение на выходе фильтра 6. Процесс изменения частоты управляемого генератора 1 продолжается до тех пор, пока на выходе счетчика 24 не установится нулевой код, тог- 20 да на инверсном выходе D -триггера 22 появляется сигнал, который запрещает прохождение импульса записи через первый элемент И 17, и коммутатор 4 соединяет первый вход ИФД 5 с выходом 25
ДПКД 3, При этом на выходе ЦАП 15 устанавливается постоянный код, кольцо фазовой автоподстройки включается и в синтезаторе частот устанавливается режим фазовой синхронизации. Если син- 30 тезатор частот вышел из режима фазовой синхронизации, то вновь код на выходе
ЦЧФД 13 отличен от нуля, и на вход второго элемента И 18 через анализатор 16 поступает сигнал логической единицы. Если в этот момент на второй вход второго элемента И 18 поступает уровень логического нуля, то D-триггер 22 по сигналу с регистра 12 пе. реключается в единичное состояние. В таком же состоянии находится и IK40 триггер 20, и при этом заканчивается сигнал установки в нуль счетчика 21 и на выходе третьего элемента И 19 устанавливается разрешающий уровень.
Счетчик 21 начинает счет импульсов генератора 7 опорной частоты, пока на его выходе не появится сигнал логической единицы, от которого обнуляется ТК-триггер 20. При этом D-триггер 22 по сигналу с регистра 12 сдвига устанавливается в нулевое состояние и на установочном входе счетчика
21 появляется сигнал установки нуля.
После того, как с инверсного выхода D-триггера 22 на второй вход пер- 55 ваго элемента И 17 поступает разрешающий потенциал, включается цепь автопоиска, а коммутатор 4 соединяет вход
05 6
ИФД 5 с выходом инвертора 10. Если на выходе ЦЧФД 13 значение кода соответствует нулевому, то на выходе второго элемента И 18 имеется уровень логической единицы. При помощи сигнала, поступающего с выхода регистра 12, переключается D-триггер 22, который дает запрет для первого элемента И 17, и коммутатор 4 подключает ИФД 5 к выходу ДПКД 3. В этот момент времени начинается переходный процесс установления фазы колебаний управляемого генератора !. Далее переключается IKтриггер 20, который блокирует второй элемент И 18 и разрешает счет импульсов счетчиком 21. Блокировка держится до тех пор, пока на выходе счетчика
21 не появится логическая единица, которая устанавливает IK-триггер 20 в нулевое состояние. Таким образом, если даже на выходе ЦЧФД 13 значение кода отлично от нуля, что возможно при переходном процессе, второй элемент И 18 не изменяет своего состояния, а значит цепь автопоиска не включается повторно. Тем самым обеспечивается устойчивость работы синтезатора частот в режиме переходного процесса, вследствие чего уменьшается время вхождения в синхронизм. Время блокировки определяется из расчета времени переходного процесса установления фазы. !
В состав цепи частотной автоподстройки (ЧАП) входят генератор 1 с коэффициентом передачи S, ДПКД 3 с коэффициентом передачи 1/N <, ЦЧФД 13 с коэффициентом передачи М, ЦАП 15 с коэффициентом передачи KVAn
Выражение для коэффицйента передачи разомкнутого кольца ЧАП имеет вид
К вЂ” S (1/N ) М Кчдп.
В диапазоне перестройки управляемого генератора 1 величины S u N q могут меняться в несколько раз, что приводит к изменению .времени приведения частоты системой ЧАП. Величина коэффициента передачи цифроаналогового преобразователя К „„ постоянна во цЛП всем диапазоне выходных напряжений
ЦАП. (выходное напряжение линейно saвисит от величины входного кода).
Схема ЧАП работает следующим образом.
Генератор 1, ДПКД 3, ЦЧФД 13 и
ЦАП 15 образуют кольцо с суммарным
1584105 коэффициентом передачи -К,1,г (знак показывает отрицательную обратну о связь). В ЦЧФД 13 вычисленное значение кода Q$N ). -К „„„ сравнивается с эталонным кодом Я эт, и вычисляет«S ся сигнал ошибки, который поступает на цифровой интегратор 14.
Значение кода на выходе интеграто- 10 ра 14 после включения системы автоподстройки частоты равно Q, т.е. QL0 )=
= Q . В следующие тактовые моменты эг времени Q t:N ) равно г
Q<1) э. (Kgp„)+Qэ +Qэ, i= г м..+ (1 — Kugn)
Qt 3 - Q(1) (-K„g+Q+ Q 1j = 1эт Qt.1j (1 K„„„)
20 рт(l К )+Q (1 K „„„) г«0 l4n
Отсюда находим
Q зт- QLN-1) + ип . QfN — 23
Таким образом, значение К в моЧля мент времени (а „) можно вычислять по значениям кода на выходе интегратора
14 в предыдущие (N-1)- и и (N-2)-й 40 моменты времени и значению кода эталона. Время регулирования минимальное, когда К = 1. В этом случае регулирование осуществляется за один шаг. Следовательно, можно вычислить 45 значение корректирующего кода для приведения значения К к единице и обеспечения минимального времени установления частоты.
К =-К =1Q3 (Р и коР l ЧЛ Q t N-2 ) Q BT-1) — Яэт
Q(N-2) при этом значение Я(И-1) формируется на выходе первого дополнительного регистра 27, значение Q3N-2 ) — на выходе второго дополнительного региВ то же время, каждое последующее зна,чение Q(N J связано с предыдущим соотношением
QLN) = Q + QfN-1) (1 — K „„). стра 28, значение QPN ) — на выходе цифрового интегратора 14.
Числитель Q(N-1) — Оэ фЬрмируетс» на выходе второго сумматора..29, вь.— ход которого совместно с выходолг нтоо рого дополнительного регистра 28 (Q(N-2)) формирует адрес числа, записанного в первом БПП 30, величина которого равна К, . 8 то же время выход первого БПП 30 совместно с выходом цифрового интегратора 14 (Я(ИЯ формирует адрес числа, записанного во втором БПП 31, величина которого равна
Q(N ).К „,. Полученное в N-такте произведение QtN) К поступает на другой вход первого сумматора 32 и, складываясь со значением Q(М )„ образует на выходе первого сумматора 32 сумму, которая поступает на вход ЦАП I5:
Q(N) + QTN) К„, = QfN) (1+К.,Р.
Таким образом, за счет коррекции коэффициента нередачи К в каждом такте работы синтезатора результирующее значение К становится близким к еди-. нице независимо от изменения параметров системы ЧАП в диапазоне выходных частот, при этом, уменьшается время приведения частоты, что приводит к повышению быстродействия..
Формула изобретения
Синтезатор частот по авт.св.
Ф 1363457, отличающийся тем, что, с целью повышения быстродействия, выход цифрового интегратора подключен к входу цифроаналогового преобразователя через введенный первый сумматор, а между выходом цифрового интегратора и другим входом первого сумматора введены:последовательно соединенные первый дополнительный регистр памяти, второй дополнительный регистр памяти, первый блок постоянной памяти и второй блок постоянной памяти, а дополнительный выход цифрового частотно-фазового детектора соединен с .входом младших разрядов первого блока постоянной памяти через введенный второй сумматор, при этом другой вход второго сумматора соединен с выходом первого дополнительного . регистра памяти, вход старших разрядов второго блока постоянной памяти соединен с входом первого дополнитель10
1584!05
Составитель А. Мышакин.
Техред Л.Олийнык Корректор Н. Король
Редактор И. Горная, Тирах 656
ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР
113035, Москва, Ж-35, Раушская наб., д. 4/5
Подписное
Заказ 2264
Производственно-издательский комбинат "Патент", r.,Óèãîðîä, ул. Гагарина, 101 ного регистра памяти, выход первого элемента И соединен с тактовыми вхоI дами первого и второго дополнительных регистров памяти.
