Устройство для обнаружения и исправления ошибок

 

Изобретение относится к вычислительной технике и связи. Цель изобретения состоит в повышении достоверности за счет исправления сдвоенных рошибок. Устройство содержит формирователь 1 синдрома, блок 2 коррекции информации, анализатор 5 синдрома ошибки первого разряда, блоки 3 и 4 элементов И. 2 з.п. ф-лы, 6 ил.

А1

СОоа СОВЕТСКИХ

СОЦИАЛИСТИЧЕСНИХ

РЕСПУБЛИК

„Л0„„158579 (g1)g G 06 F 11/08

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К А BTOPCHOMY СВИДЕТЕЛЬСТВУ

$i fii= 1п) ГОСУДАРСТВЕННЫЙ КОМИТЕТ

ПО .ИЗОБРЕТЕНИЯМ И ОТНРЫТИЯМ

ПРИ ГКНТ СССР (21) 4602292/24-24 (22) 04.11.88 (46) 15.08,90. Бюл. И - 30 (72) F.,Ã. Аткарская и Ю.А. Хабаров (53) 681 ° 3(088,8) (S6) Авторское свидетельство СССР

М 1295398, кл. G 06 F 11/08, 1985. (54) УСТРОЙСТВО ДЛЯ ОБНАРУЖН1ИЯ И ИСПРАВЛЕНИЯ ОШИБОК

2 (57} Изобретение относится к вычислительной технике и связи. Цель изобретения состоит в повышении достовернос ти за счет исправления сдвоенных ошибок. Устройство содержит формирователь 1 синдрома, блок 2 коррекции информации, анализатор 5 синдрома ошибки первого разряда блока 3 и 4 элементов И. 2 з.TI, ф-лы, б ил.

1585798

Изобретение относится к вычислительной технике и связи и может быть использовано при передаче данных по каналам связи и для обнаружения и ис5 правления ошибок в цифровых системах, Цель изобретения — повышение достоверности устройства за счет исправления сдвоенных ошибок.

На фиг. 1 представлена структурная 1О схема устройства для обнаружения и исправления ошибок; на фиг. 2 — функциональная схема блока коррекции информации; на фиг. 3 — схема анализатора синдрома ошибки; на фиг. 4 схема формирователя синдрома ошибки; на фиг. 5 — временные диаграммы, поясняющие работу устройства; на фиг.,6— пример реализации декодера (для п=8, K=4) кода.

Устройство (фиг. 1) содержит формирователь 1 синдрома ошибки, блок 2 коррекции информации, первый блок 3 элементов И, второй блок 4 элементов

И, анализатор 5 синдрома ошибки пер- 25 вого разряда, информационный 6 и синхронизирующий 7 входы и выходы 8 устройства.

Блок 2 коррекции информации ЗО (фиг. 2) содержит элементы 9„-9 HF., элементы 10 -10„ И-ИЛИ.

Анализатор 5 синдрома ошибки первого разряда (фиг. 3) содержит элемент НЕ 11, триггер 12 и одновибратор 13.

Формирователь 1 синдрома ошибки (фиг. 4) содержит мультиплексор 14, декодер 15, регистр 16.

Декодер 15 содержит (фиг. 6) эле- 4О менты И 17, элементы ИСКЛЮЧАЮЩЕЕ ИЛИ

18, дешифратор 19.

Устройство работает следующим образом. с

Пачка импульсов длиной п(Б., ! (фиг.5) через вход 6 подается на вхо ды формирователя 1 синдрома и блока 2 коррекции информации (фиг. 1), при этом считают, что импульсы поступают на вход 6 устройства параллельно. По синхронизирующему входу 7 на формирователь 1 подается синхроимпульс сопровождения СИ (фиг.5). В формирователе 1 через мультиплексор !4 (фиг.4) пачка импульсов проходит на декодер

15, который формирует один из 2п-2

55 возможньж синдромов ошибки С;, если одиночная или сдвоенная ошибка имеется в данной посылке (фиг. 5).

Формирование синдрома происходит следующим образом. Пачка импульсов через элементы И 17 поступает. на элементы ИСКЛЮЧАЮЩЕЕ ИЛИ 18, где формируется синдром С. .ошибки. После этого

E дешифратор 19 сформирует сигнал на соответствующей шине, который будет соответствовать данному синдрому ошибки. В случае отсутствия ошибки формирователь синдрома выдает нулевую комбинацию. Синдром ошибки поступает в блок 2 коррекции информации, где ошибка, вызвавшая этот синдром, исправляется (последовательность S, на фиг. 5).

В случае отсутствия ошибки пачка импульсов проходит на выход блока 2 коррекции информации без изменения.

С выхода блока 2 коррекции информации исправленная кодовая посылка, несущая полезную информацию, длиной К через блок 3 элементов И поступает на выход

S устройства.

Если же формирователь 1 синдрома, на выходе сформирует синдром ошибки первого разряда Cl (вырожденный синдром), который подается и в анализатор

5 синдрома ошибки первого разряда, последний заблокирует сигналом А прохождение кодовой посылки на выход 8 устройства и откроет сигналом А про-. ход всей исправленной блоком 2 коррекции информации пачки импульсов длиной п через второй блок 4 элементов И на второй вход формирователя .1 синдрома.

Анализатор 5 синдрома ошибки первого разряда блокирует первые информационные входы формирователя 1 синдрома и разрешает проход пачки импульсов через вторые информационные входы.

При повторном формировании формирователем 1 синдрома ошибки Сl блок 2 коркоррекции информации вернет исходное значение исправленному в предыдущем цикле первому разряду, на выходе же анализатора 5 синдрома блокирующий выход 8 устройства сигнал будет отсутствовать, так как при получении от формирователя 1 синдрома ошибки Сl в первый раз анализатор 5 сформирует импульс длительностью, достаточной для того, чтобы кодовая посылка прошла вновь на формирователь 1 синдрома, а последний успел заново сформиро-. вать синдром, после чего импульс исчезает. При этом формирователь 1 синдрома не изменяет своего выходно5 15857

ro значения до того мсмента, пока не сформируется новый синдром (фиг. 5), i

Управление записью информации в регистр 16 с выхода декодера 15 осуществляется в момент времени, когда сформирован соответствующий входному сигналу код. Этот код передается на запись в регистр 16 синхронизирующим импульсом сопровождения (на фиг. 4 не показан, считается, что он входит в общую шину), который может быть взят со счетчика, подсчитывающего количество тактов декодирования, которое определено длиной принимаемого кодового слова, так как в лшбом декодере имеется тактирующий (регистр, сумматор и т.д.) сигнал.

В случае, если синдром ошибки первого разряда С1 отсутствует, блок 2 20 коррекции информации оставит исправленную кодовую посылку без изменения.

Анализатор 5 синдрома ошибки первого разряда открывает проход кодовой посылки длиной К на выход 8 устройства и блокирует проход через второй блок

4 элементов И.

Во всех случаях, за исключением описанного, анализатор 5 синдрома ошибки перво=о разряда открывае-. пер30 вый вход формирователя 1 синдрома и выход 7 устройства через первую группу элементов И 3, блокируя при этом вторую группу И 4.

Блок 2 коррекции информации (фиг, 2) работает следующим образом.

Каждый разряд пачки импульсов поступает на. элементы НЕ 9 и на соответствующие входы. элементов И вЂ И 10, С выходов элементов НЕ 9 проинвертиро- .. ванные значения разрядов пачки импульсов подаются также на соответствующие входы элементов И-ИЛИ 10. Сформированный формирователем 1 синдром изменит соответствующее значение разряда (двух смежных разрядов) элемента 45

И-ИЛИ 10 проинвертированному значению разряда пачки импульсов и заблокировав — прямому значению.

Анализатор 5 синдрома ошибки первого разряда (фиг. 3) работает следующим образом.

Первоначальное состояние анализатора 5 синдрома ошибки первого разряда соответствует положению, когда синдром С1 отсутствует, при этом на 55 прямом выходе А будет нулевой уровень, а на инверсном А — единичный. В момент появления сигнала синдрома С1 на прямом выходе триггера 12 появля98

6 ется уровень логической единицы, так как триггер 12 включен в счетном режиме, который через элемент НЕ 1,1 вернет триггер 12 в исходное аостояние. Кроме того, выработанный триггером 12 импульс запустит одновибратор

l3 который сформирует импульс длительностью, достаточной для того, чтобы кодовая посылка прошла вновь на формирователь 1 (фиг ° 1) через блок

2 коррекции информации и второй блок

4 элементов И, а формирователь l успел сформировать синдром.

Покажем, как происходит исправление ошибки в пачке иМпульсов устройства для исправления ошибок.

Пусть имелась пачка импульсов S . !

10111000, в которой произошла ошибка в четвертом и пятом разряде. На входе устройства имеется последовательность S, = 10100000. Пачка им-! пульсов S . = 10100000 поступает на ! вход формирователя l синдрома (фиг.1) и на вход блока 2 коррекции информации. На выходе формирователя 1 появятся единичный уровень по шине С12 и по всем шинам с инверсией, т.е, С1,, С2, С3 и т.д. B результате блок 2 коррекции исправит ошибочные четвертый и пятый разряды пачки импульсов, проинвертировав их, и пропустит на выход остальные разряды пачки импульсов без изменения, т.е. на выходе блока 2 коррекции информации будем иметь = 10111000. Анализатор 5 синдрома ошибки первого разряда блокирует проход импульсной последовательности через элементы И блока 4 и открывает проход на выход 8 устройства импульсов, несущих полезную информацию, т.е. на выходе 8 устройства будем иметь А = 1011.

Таким образом, использование предлагаемого устройства позволяет повысить достоверность за счет исправления сдвоенных ошибок, например, в прототипе Т проверочных импульсов позволяют исправить одиночные ошибки и обнаруживать двойные, в изобретении

Т проверочных импульсов позволяют исправлять и одиночные, и сдвоенные ошибки. Кроме того, устроиство позволяет уменьшить аппаратурные затраты, а значит снизить потребление, вес, габариты последнего. формула изобретения

1. Устройство для обнаружения и исправления ошибок, содержащее форми1585798 рователь синдрома ошибки, первые информационные входы которого объединены с информационными входами блока коррекции информации и являются ин5 формационными входами устройства, о т л и ч а ю щ е е с я тем, что, с целью повышения достоверности уст-. ройства, в него введены анализатор синдрома ошибки и блоки элементов И, выход Формирователя синдрома ошибки соединен с входом анализатора синдрома ошибки и первым входом группы входов блока|коррекции информации, остальные входы которой подключены. к одноименным выходам формирователя синдрома ошибки, синхронизирующий вход которого является синхронизирующим входом устройства, первый выход анализатора синдрома ошибки соединен с управляющими входами элементов И первого блока., выходы которых являются выходами устройства, второй выход анализатора синдрома ошибки соединен с упранляющни входом формирователя синд-25 рома ошибки и управляющими входами элементов И первой и второй групп второго блока, выходы которых и выходы элементов И второй группы второго блока соединены с вторыми .информационпы30 мн входами формирователя синдрома ошибки, первые выхоцы блока коррекции информации соединены с соответствующими информационными входами элементон И первого блока и элементов И первой группы второго блока, вторые выходы блока коррекции информации сое-. динены с соответствующими входами элементов И второй группы второго блока.

2, Устройство по и. 1, о т л и— ч а ю щ е е с я тем, что блок коррекции информации содержит элементы

HE и элементы И-ИЛИ, выходы элементов

HE соединены с первыми входами элементов И-ИЛИ, вторые входы которых являются соответствующими входами группы входов блока, входы элементов

НЕ объединены с третьими входами одноименных элементов И-ИЛИ и являются соответствующими информационными входами блока, выходы элементов И-ИЛИ янляются соответствующими первымн и вторыми выходами блока.

3. Устройстно но и. i о т л и— ч а ю щ е е с я тем, что анализатор синдрома ошибки содержит одновибратор. триггер и элемент HE выход которого соединен с R-входом триггера, С-вход которого является входом анализатора, инверсный выход триггера соединен с его D-входом, прямой выход — с входом элемента HE и входом одновибратора, инверсный н прямой выходы которого являются соответственно первым и нторым выходами анализатора.

158579S

1585798

Составитель Н. Бочарова

Техред Л.Сердюкова Корректор В. Гирняк

Редактор Е. Конча

Заказ 2327 . Тираж 567 Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-издательский комбинат "Патент", r. Ужгород, ул. Гагарина, 101

Устройство для обнаружения и исправления ошибок Устройство для обнаружения и исправления ошибок Устройство для обнаружения и исправления ошибок Устройство для обнаружения и исправления ошибок Устройство для обнаружения и исправления ошибок Устройство для обнаружения и исправления ошибок 

 

Похожие патенты:

Изобретение относится к вычислительной технике и может быть использовано в цифровых вычислительных машинах и их элементах, использующих код условных вычетов

Изобретение относится к автоматике и вычислительной технике и может быть использовано при создании управляющих систем с повышенной надежностью

Изобретение относится к вычислительной технике и может использоваться в системах технического диагностирования дискретных объектов

Изобретение относится к автоматике и вычислительной технике

Изобретение относится к автоматике и вычислительной технике, а именно к устройствам обнаружения адреса ошибок в запоминающих устройствах с последовательным доступом повышенного быстродействия

Изобретение относится к вычислительной технике и может быть использовано при построении надежных микропроцессорных систем

Изобретение относится к области вычислительной техники и может быть использовано в запоминающих устройствах с последовательным доступом повышенного быстродействия для обнаружения пакетных ошибок

Изобретение относится к вычислительной технике и может быть использовано при контроле цифровых вычислительных машин

Изобретение относится к вычислительной технике, а именно к запоминающим устройствам с последовательным доступом повышенного быстродействия

Изобретение относится к автоматике и вычислительной технике и может быть использовано в устройствах, функционирующих в системе остаточных классов

Изобретение относится к области автоматики и вычислительной техники и может быть использовано в вычислительных машинах и устройствах, функционирующих в системе остаточных классов

Изобретение относится к области автоматики и вычислительной техники и может быть использовано в вычислительных структурах для контроля достоверности выполнения арифметических операций

Изобретение относится к вычислительной технике и может быть использовано в модулярных нейрокомпьютерных системах

Изобретение относится к вычислительной технике и может быть использовано в комбинационных устройствах, а также устройствах хранения и передачи информации

Изобретение относится к вычислительной технике и может быть использовано в комбинационных устройствах, а также устройствах хранения и передачи информации

Изобретение относится к вычислительной технике и может быть использовано в комбинационных устройствах, а также устройствах хранения и передачи информации

Изобретение относится к вычислительной технике и может быть использовано в комбинационных устройствах, а также устройствах хранения и передачи информации

Изобретение относится к вычислительной технике и может быть использовано в комбинационных устройствах, а также устройствах хранения и передачи информации
Наверх