Устройство для вычисления полиномов
Изобретение относится к вычислительной технике и может быть использовано при построении универсальных и специализированных цифровых вычислительных машин. Целью изобретения является упрощение устройства. Эта цель достигается тем, что в устройство, содержащее три регистра 2, 5, 11, три сумматора 4, 6, 9, блок 16 синхронизации, коммутатор 10, введены две группы элементов ИСКЛЮЧАЮЩЕЕ ИЛИ 3, 8, элемент ИЛИ 7, элемент ИСКЛЮЧАЮЩЕЕ ИЛИ 14, элемент И 15. 2 ил.
(g))5 G 06 F 15/31
ОПИСАНИЕ ИЗОБРЕТЕНИЯ
К ASTOPCH0MY СВИДЕТЕЛЬСТВУ
ГОСУДАРСТ9ЕННЫЙ HOMHTET
ГЮ ИЗОБРЕ П:НИЯЗ И ОТКРЫТИЯМ
APH ГННТ СССР (21) 4273076/24-24 (22) 02.06,87 (46) 23.08.90. Бюл, У 31 (7 1) Таганрогский радиотехнический институт им. В.Д.Калмыкова (72) В.Е.Золотовский, P.Â.Коробков и Ю.Н.Соловьев (53) 681. 32 (088. 8) (56) Авторское свидетельство СССР
У 1016779, кл. С 06 F 7/38, 1981.
Авторское свидетельство СССР
У 519696, кл. G 06 F 15/31, 1973. (54) УСТРОЙСТВО ДЛЯ ВЫЧИСЛЕНИЯ ПОJIHHOMOB
„.SUÄÄ 1587538 А1
2 (57) Изобретение относится к вычислительной технике и может быть использовано при построении универсальных и специализированных цифровых вычислительных машин. Целью изобретения является упрощение устройства. Эта цель достигается тем, что в устройство, содержащее три регистра 2, 5, 11, три сумматора 4, 6, 9, блок 16 синхронизации, коммутатор 10, введены две группы элементов ИСКЛЮЧАЮЩЕЕ ИЛИ 3, 8, элемент
ИЛИ 7, элемент ИСКЛЮЧАЮЩЕЕ ИЛИ 14, элемент И 15. 2 ил.
1587538
30
+ ЬДх, 1 1
SM4 = — а+ — -b
2 2
1 — -а+Ъ.
+ — -Ь=
1 1
= ---(- — а+ Ъ) + с
2 2
55 с + à (йх„+ к ) +
1 l 1 а (— -) +Ь вЂ” -+с
2 2
+ b Qx + х,) Изобретение относится к вычислительной технике и может быть использовано для аппаратного вычисления г полинома вида у = ах + Ьх + с, где а/0, b О, с ) 0, х О.
Цель изобретения — упрощение усТройства.
На фиг.1 представлена функциональная схема устройства; на фиг.2 временная диаграмма управляющих сигналов на выходах блока синхронизации.
Устройство содержит вход 1 коэффи циентов устройства, первый регистр
2., вторую группу элементов ИСКЛЮЧАЮЩЕЕ ИЛИ 3, первый сумматор 4, второй регистр 5, второй сумматор 6, элемент ИЛИ 7, первую группу элементов
ИСКЛЮЧАЮЩЕЕ ИЛИ 8, третий сумматор 9, коммутатор 10, третий регистр 11, вход 12 аргумента устройства, вход
13 знака аргумента устройства, выход
14 регистра 5, элемент И 15, блок 16 синхронизации, вход 17 пуска устройства, выход 18 устройства, выходы
19-24 блока 16 синхронизации (соответственно сигналы на, этих выходах).
Устройство работает следующим образом.
Аргумент х подается на устройство поразрядно старшими разрядами вперед.
Если обозначить Дх; разряды х, х;,— часть аргумента, отработанную за i-1 предыдущих шагов, и х; — часть аргумента, отработанную в текущем шаге, то можно получить следующий алгоритм вычисления и у. = с+ аДх. (х,+ х;,).+
В первом шаге имеем х =О х =дх и
0 1 1 у, = с +аьх,+ Ьдх, l
Во втором шаге имеем х =-4х х =Дх + dx< и
i 1Р 1 у = с + adx1 + Ъйх, + aux ((dx
+дх )+ дх,) + bdx<-и т.д.
В такте t на вход 1 подается коэффициент Ъ в обратном коде и генерируется сигнал 24.
Имеем RG2:=Ь.
В такте 2 на вход 1 подается .коэффициент с в обратном коде, выход 23 = 1. Поэтому коэффициент поступает на входы регистра 11. Одновременно коэффициент Ь проходит через группу элементов ИСКЛЮЧАЮЩЕЕ ИЛИ
3 не меняясь, со сдвигом на один разряд вправо поступает на входы сум15 матора 4 (на выходах 21, 22 блока
16 0),проходит его не меняясь (регистр 5 предварительно сброшен в ноль) и поступает на входы регистра
5. По сигналу 22 имеем
RG2: = 2 ЬР RG1 1: = c
В третьем такте на вход 1 подается коэффициент а в обратном коде и по сигналу 24 имеем RG2: = а. Устройство готово к работе.
Для обработки одного разряда х необходимо два такта. Вычисления завершаются B такте 2-2п подачей сигнала 21. Знак числа х в течение вычислений подается на вход 13, значащие разряды х в обратном коде подаются на вход 12 последовательно, разряд за разрядом старшими разрядами вперед.
Пусть х = 0,11,..., (т.е. d X
= —,dx = 1,... )
Тогда имеем следующее.
В такте 4 на вход 13 поступает
dx =1и
БИ6: = SM4 + RC5 = --- а +
SM9: = — — SM6 + RG11
1587538
1 — — а +
1 — — Ь+ с
2 2 (->-Ь) +с
По сигналу 21 RG5: а () -Ь
1 г 1
2 2
+ с.
По сигналу 21 КС11:
1 — - b
1
t 1
Ь + с, RG5 !
О
2 а +
1 1
= — — а + — — а +
4 2
1 1 — Я + — — ь.
2 2
1 1 1 а ((- — + — -) + ---)
2 4 2
+ b;
1 . 1
$М6: =КГ5+ SM4 = ----а+ „Ь
1 1
+ — -) +- — ) +Ь
4 2
В такте 7 опять происходит сдвиг и т.д. Если некторый разряд х равен нулю, то сигнал 21 через элемент И 15 не проходит и содержимое регистров
5, 11 не меняется.
Пусть х = 1,00... (т.е. х
= -0,11...), тогда в такте 4 на вход
13 поступает зх, = О, íî sign х"= 1, поэтому .йх, инвертируется в элементе
ИСКЛЮЧАЮЩЕЕ ИПИ 14 и элемент И 15 открыт. Группа элементов ИСКЛЮЧАЮЩЕЕ ИЛИ
4О
3 инвертирует число, поступающее из
RG2, т.е. меняет знак числа а на обратный. Аналогично меняет знак на обратный суммы из сумматора 6 груп1
45 па элементов ИСКЛЮЧАЮЩЕЕ ИПИ 8. Поэтому имеем к((— -+ ) +
1 1
2 4
1 1
) - — -Ь+
2 2
+- — ) +с)
SM4: =-- а + — Ь
1 1
2 2
1 1
+ — — Ь RG11: =-- — а +
2 4
В.такте 5 по сигналу 20 в регистрах 2 и 11 происходит сдвиг, RG2! а RG11: = 2(а+ — -Ъ+с) .1 1 1
2 4 2
В такте 6 на вход 13 поступает .ахг= 1 и SM4: = RG2+RG5 =
1
SM6: = RG5 + SM4 = а + — — Ъ +
1 1
2 2
1 1 1
+ — -а+ — -а+-—
4 2 2
SM9: = — — SM6 + RG11 = 2(а(- +
1 г 1 1
+ — — ) + Ь(— -+ — -) + с).
4 2 4.
SM6: = SM4 + RG5 =- — а + b+
1 t
2 .2
1 1
+ — -Ъ =- — -а+Ь
2 2
SM9; = — — — SM6 + RG11
В т.акте 5 — сдвиг, RG2:
1 1
R&tt: = 2(— — а — — — b+ с)
4 2
В такте 6 4 хг = О, элемент И 15" по-прежнему открыт и
1 1
SM4: = — — — RG2 + RG5 — — -а—
2 4
1 1 1 — д — — — a+ — -Ь = -а ((---+
7 2, 2 . 2
$М9: = — — — SM6 + RG11 ! 1
2 2 а ю
1 1
+2(а- — -Ь+с) 4 2
2(а (- — + ) — b (+
1 1 1
2 4 2 и т.д.
I.
По завершении вычислений 2п старших разрядов у считываются иэ регистра 11, и младших отбрасываются. В
I случае необходимости возможно сохранение всех Зп разрядов, но. разрядность блоков 2, 3, 4, 5, 6, 8, 9, 1! необходимо увеличить íà п разрядов.
Устройство можно использовать для вычисления полиномов более высокого порядка. Пусть необходимо вычислить полином у = а х" + а хз+ а хг+ а х + а °
1587538
Преобразуем его к виду у (ах +ах + a) х + ах+а.
4 7 1 о
Вычисляем значение a + а ., заносим его в регистр 2. В регистры 5 и 11 заносим — — а и 2 1 реа 10 и повторяем, вычисления. На устройстве можно также выполнять операции сложения, умножения, возведения в кв адрат. Формула изобретения 20 30 И Я7 22 2Я Составитель Л.Логачева Редактор С.Патрушева Техред А.Кравчук . Корректор Э.Лончакова Заказ 2422 Тираж 568 Подписное ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР 113035, Москва, Ж-35, Раушская наб., д. 4/5 Производственно-издательский комбинат "Патент", г. Ужгород, ул. Гагарина, 101 Устройство для вычисления полиномов, содержащее пе рв ый ре гис тр „ первый сумматор, выход которого соединен с информационным входом второго регистра, выход которого соединен с первым входом первого сумматора, второй и третий сумматоры, первый информационный вход которого соединен с входом третьего резистора, коммутатор, блок синхронизации, первый выход которого соединен с входами управления сдвигом первого 1 и третьего регистров, о т л и ч а— ю щ е е с я тем, что, с целью упро. щения устройства, в него введены две группы элементов ИСКЛЮЧАЮЩЕЕ ИЛИ, элемент И, элемент ИЛИ, элемент ИСКЛЮЧАЮЯЕЕ ИЛИ, первый вход и выход которого соединен соответственно с входом аргумента устройства и первым входом элемента И, второй вход и выход которого соединены соответственно с вторым выходом блока синхронизации и первым входом элемен( и та ИЛИ, второй вход которого соединен с третьим выходом блока синхронизации, а выход — с входами записи второго и третьего регистров, выход которого является выходом устройства, вход коэффициентов устройства соединен с информационным входом пеервого регистра и первым информацион-. ным входом коммутатора, выход, управляющий вход, второй информационный вход соединены соответственно с информационным входом третьего регистра, четвертым выходом блока синхронизации и выходом третьего сумматора, второй информационный вход которого соединен с выходами элементов ИСКЛЮЧАЮЩЕЕ ИЛИ первой группы, первые входы которых соединены с выходом второго сумматора, а вторые входы — с первыми входами элементов ИСКЛЮЧАНМЦЕЕ ИЛИ второй группы,. с вторым входом элемента ИСКЛЮЧАЮЩЕЕ ИЛИ и с входом знака аргумента устройства, вторые входы и выходы элементов ИСКЛЮЧАЮЩЕЕ ИЛИ второй группы соединены соответственно с выходом первого регистра и вторым информационным входом первого суммато-, ра, выход которого соединен с первым информационным входом второго сумматора, второй информационный вход которого соединен с выходом второго регистра, вход записи первого регистра соединен с пятым выходом блока синхронизации, шестой выход и вход которого соединены соответственно с выходом готовности данных и пуска устройства.
