Устройство аналого-цифрового преобразования

 

Изобретение относится к вычислительной технике и может быть использовано в системах передачи данных. Повышение точности достигается введением в устройство, содержащее аналого-цифровой преобразователь 1, коммутатор 2, сумматор 3, первый регистр 4, выходную шину 6, цифроаналоговый преобразователь 7, блок 8 управления и входную шину 10, второго регистра 5, усилителя 9 разности и преобразователя кодов 11. Последний содержит L элементов И 12, L элементов ИЛИ-НЕ 13 и L элементов ИЛИ 14, где L - разрядность аналого-цифрового преобразователя. 2 з.п. ф-лы, 4 ил.

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (19) (!1!

А1 (51)5 Н 03 М 1/48 с

g .! .. „ Х

t .\ i б

ОПИСАНИЕ ИЗОБРЕТЕНИЯ с

ГОСУДАРСТВЕННЫЙ КОМИТЕТ

ПО И306РЕТЕНИЯМ И 07HPblTHRM

APH ГКНТ СССР

Н АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

1 (21) 4330657/24-24 (22) 19.11.87 (46) 23.08.90,Бюп. 1! 31 (71) Красноярский политехнический институт (72) А.П.Романов (53) 681.325 (088.8) ($6) Авторское свидетельство СССР

9 1322476,-кп. Н 03 М !!46, 1986.

Преобразование.информации в аналого-цифровых вычислительных устройг ствах и системах./Под ред,Г.М.Петрова. — М.: Машиностроение, 1973, с.256. рис.100. (54) УСТРОЙСТВО АНАЛОГО-ЦИФРОВОГО

ИРЕОБРАЗОВАНИЯ!

2 (57) Изобретение относится к вычисли" тельной технике и может быть использовано в системах передачи данных.

Повышение точности достигается введением в устройство, содержащее аналого-цифровой преобразователь 1, коммутатор 2, сумматор 3, первый регистр 4» выходную шину 6, цифроаналоговый преобразователь 7, блок 8 управления и входную шику 10 второго регистра 5, усилителя 9 разности и преобразователя 11 кодов. Последний содержит 1 элементов И 12 1 элементов ИЛИ-НЕ 13 и 1 элементов ИЛИ l4, где 1 — разрядность аналого-цифрового преобразователя. 2 s.n.ô-лы,4 ил.

1587632

Изобретение относится к вычислительной технике и может быть использовано в системах передачи и обработКи информации.

Цель изобретения — повышение точности преобразования.

На фиг.1 приведена структурная схема преобразователя информации; на фиг.2 - вариант исполнения блока 1ð управления; на фиг,З и 4 — эпюры

Напряжений, поясняющие работу устройства.

Устройство содержит аналого-цифровой преобразователь (АЦП) 1, комму- 15 татор 2,. сумматор 3, первый 4 и.второй 5 регистры, выходную шину 6, циф1 оаналоговый преобразователь (ЦАП) блок 8 управления, усилитель 9 разности, входную шину 10, преоб- 20 раэователь 11 кодов, содержащий 1 элементов И 12, ИЛИ-НЕ 13.и ИЛИ 14.

Блок 8 управления включает генератор 15 импульсов, счетчик 16, дешифратор 17, первый 18 и второй 19 эле- 25 менты HE элемент ИЛИ-НЕ 20, управ,ляющие выходы 21 — 26, Сущность изобретения состоит в организации дополнительной обработки

1 ходно r o си гнала с целью и с ключ ения дрейфовой составляющей кода, пропорциЬнальной дрейфу выходного напряжения

Усилителя 9.

Устройство работает в два этапа. 35

В первом этапе посредством малоразрядного (1 разрядов) биполярного

АЦП 1 и ш-разрядных (где m=l+n) сумматора 3 и первого регистра 4 производится алгебраическое суммирование 40 выходного кода Р1,, соответствующего выборке момента t., с прира, )-4 щением кода ЛР, полученного с помощью АЦП 1 для следующей выборки момента t и соответствующего разнос- 45

1 ти DU1 (фиг. 3) .

Во втором этапе происходит формиррвание корректирующего кода, соответствующего дрейфовой составляющей усилителя разности для момента 1 1 j> 50 который алгебраически суммируется с запомненным результатом первой суммы в первом регистре 4, а код второй суммы.теперь точно соответствуя преобра"1 зуемому напряжению для момента и „1 вы-5 борки, является выходным кодом пре-, образователя и выдается через регистр

5 на ЦАП 7 формирующий новое значение напряжения, необходимое для фор- . мирования приращения Я11 в следующий момент времени

1ф

В первом этапе из подаваемого на вход 10 аналогового сигнала (фиг.Зв) в момент времени t t происходит выl читанне напряжения, сформированного

ЦАП 7 в предйдущий момент времени

В этом случае сигнал ЦАП 7 с второго информационного входа коммутатора 2 передается на его выход, так как на первом н втором управляющих входах коммутатора блоком 8 управле- . ния с выходов 22 (24) формируются сигналы уровня "0" ("1") соответственно (фиг.Зб, момент t — t 1) с воздействием полученной разности напря жений dU>. (фиг.3a) на информационный вход АЦП 1 и воздействием на управляющий вход АЦП 1 сигнала выборки с выхода 26 блока управления (фиг.Зв, момент t — t ). В качестве АЦП 1 для увеличения быстродействия используется параллельный биполярный

АЦП, Для этих АЦП характерно минимально возможное время преобразования н апертурное время. Этим же апертурным временем будет обладать и предполагаемый преобразователь информации.

В момент t q. окончания выборки (фиг.Зв). АЦП 1 переходит в режим преобразования и через время С на выходе АЦП 1 формируется код ДР- (фиг,Зг).В случае воздействия отрицательной разности DU на вход АЦП старшему 1-разряду формируемого кода

4Р1 соответствует уровень "0", а код остальных 1-1 разрядов будет инверсным, если же разность dU> положительна, то старшему 1-разряду будет соответствовать уровень "1", а код остальных 1-1 разрядов будет прямым.

Преобразователь 11 в этом случае не инвертирует 1-1 разряды АЦП 1, а инвертирует только l-разряд, так как на выходах 23 (25) блока 8 управления уровни "0" ("1") соответственно (фиг.Зд, момент t . — t З1 ), Таким образом, если разность Ж 4 О, то для вычитания формируется дополнительный код, если dU- 3 О, то для сложе"

3 ния формируется прямой код,,В результате на выходе сумматора 3 (фиг.Зж) формируется алгебраическая сумма кода Рр< предыдущей выборки с кодом разности dP — код Р . С воздействием фронта сигнала с выхода 22 блока 8 управления (фиг.Зб, момент и з„.) результат сумматора 3 переписывается 7632 6 на выходе сумматора формируется откорректированный код и при воздействии фронта сигнала с выхода 21 блока 8 управления на упранляющий

5 вход регистра 5 (фиг.За, момент + ) в последней происходит запись и на выходе 6 (фиг.Зи ) формируется откорректированный код P, соответствующий выборке t - — t г входного напря1j г! жения Uб,, а сигнал на выходе 21 (фиг. Зз) сигнализирует об окончании преобразования. Кроме того, с момента t < -„ происходит преобразование посредством ЦАП 7 откорректированного кода в напряжение. Период t < >.—

„ не должен быть менее времени-установления ЦАП 7. В этом случае ин- . тервал t 1„ — t <- будет являться временем t д преобразования устройства.

Работа блока 8 управления заключа.ется в параллельном формировании трех последовательностей импульсов

25 на первом, третьем и пятом выходах дешифратора 1 7, их инвертировании элементами НЕ 18 и 19, логическом сложении элементом ИЛИ-НЕ 20, причем адрес каждой из последовательностей задается счетчиком 16, на счетный вход которого подается последовательность импульсов с. периодом Т генеО ратора 15. Период Т не должен прео вышать одного из максимальных интер35 валов —,+, . (где К = 1,2,...,5).

Для предлагаемого устройства это интервал t > — t 4, величина которого

3 1 для реализации минимального времени преобразования должна быть не более

40 суммы времени установления коммутатора 2, усилителя 9 разности, времени выборки АЦП 1, Отсюда время преобразования tä будет равно 5Т0. Кроме того, время установления ЦАП 7 не должно превышать времени 5-Т о

5 l5 и регистр 4 (фиг. За) . Кроме того, в момент t . на первый (второй ) управз.j ляющие входы коммутатора (фиг.,Зб) воздействует также уровень "1" ("0") соответственно с выходов 22 (24) блока 8 управления. В этом случае инвертирующий вход усилителя 9 отключается от сигнала с выхода ЦАП 7 и подключается через коммутатор к сигналу с входа 10. Таким образом, начинается второй этап преобразования, кото. рый необходим для того, чтобы определить дрейфовую составляющую кода, про порционального дрейфу выходного напря жения усилителя 9, соответствующего моменту t выборки. Изменением дрейг. фа в течение интервала t г „- t ц можно пренебречь, так как дрейфовые напряжения меняются в течение не менее единиц миллисекунд, а интервал оп ределяется временем преобразования (не более 20 мс), а в АЦП 1 — временем распространения сигналов н преобразователе 11 и сумматоре 3 (для

ЭСЛ микросхем не более 3 и 17 нс.соответственно). При этом посредством воздействия в момент t ц — t на ! управляющий вход АЦП 1 (фиг.Зв ) с выхода 26 блока 8 управления сигнала выборки происходит преобразование выборки дрейфовой составляющей в код

Р„ /др через время преобразования

7 д (фиг.Зг) после момента t„ ., Если с

4.j дрейфовая составляющая положительная, то код P ./др необходимо вычесть из

1 кода Р з, хранимого в регистре 4, если дрейфовая составляющая отрицательная, то к коду регистра 4 необходимо прибавить код дрейфовой составляющей

Р 1/др. Таким образом, на первых входах сумматора 3 должен формироваться дополнительный код, если дрейфовая составляющая положительная, и прямой код, если дрейфовая составляющая отрицательна, т.е. необходимо проинвертировать 1-1 разряды АЦП 1 и не инвертировать 1-разряды. Это достигается посредством воздействия с выходов 23 и 25 блока управления сигналов уровней "1" ("0") соответственно на управляющие входы преобразователя 11 в момент (фиг.Зд), При этом интервал 14, — t не должен

1 быть менее времени t . преобразоваj ния АЦП 1, а длительность сигнала (tg. +С 1 ° ++, ) не менее времени, распространения сигналов в преобразователе 11 и сумматоре 3. К моменту

Формула изобретения

1. Устройство аналого-цифрового преобразования, содержащее аналого-, цифровой преобразователь, информационный вход которого соединен с выходом усилителя разности, первый вход которого является входной шиной, управляющий вход аналого-цифрового преобразователя соединен с первым выходом блока управления, цифроаналоговый преобразователь, входы которого соединены с соответствующими вы1587632 ходами первого регистра и являются выходной шиной, сумматор, о т л и. ч а ющ е е с я тем, что, с целью повыше— ния точности, в устройство введен коммутатор, преобразователь кодов, 5 второй регистр, выходы которого соеди° иены с соответствующими информацион-, ными входами первого регистра и с соответствующими первыми входами сум- о .матора, вторые входы которого соеди, нены с соответствующими выходами

1 преобразователя кодов, информационные

:входы которого соединены с соответст,вующими выходами аналого"цифрового, преобразователя, первый и второй уп равляющие входы — соответственно с, вторым и третьим входом блока управления, четвертый выход которого соеди;нен с управляющим входом второго ре=, .гистра и с первым управляющим вхо, дом коммутатора, второй управляющий вход которого соединен с пятым выходом

; . блока управления, шестой выход которого соединен с управляющим. входом пер- 25

; вого регистра, выходы сумматора. сое.,динены с соответствующими информацион :ными входайи второго регистра, выход цифроаналогового преобразователя сое- . !

; динен с первым информационным входом Зр, коммутатора, второй информационный вход которого является входной шиной,. о а выход коммутатора соединен с вторым входом усилителя разности, 2. Устройство по п.1, о т л и— ч а ю щ е е с я тем, что блок управления выполнен на генераторе импульсов, счетчике, дешифраторе, первом и втором элементе НЕ, элементе ИЛИ-НЕ, выход которого является первым выхо- 4g дом блока, первый вход элемента ИЛИ-НЕ соединен с первым выходом дешифратора и является шестым выходом блока, второй выход дешифратора является четвертым выходом блока и соединен с вторым входом элемента ИЛИ-НЕ и входом первого элемента НЕ, выход которого является пятым выходом блока, третий выход дешифратора является вторым выходом блока и соединен с входом-второго элемента НЕ, выход которого является третьим выходом блока, четвертый выход дешифратора соединен с уп.равляющим входом счетчика, разрядные выходы которого соединены с соответствующими входами дешифратора, счетный вход счетчика соединен с выходом генератора импульсов.

3. Устройство по п.1, о т л и— ч а ю щ е е с я тем, что преобразователь кодов выполнен на 1 элементах И, 1 элементах ИЛИ-НЕ, 1 элементах ИЛИ, где 1 — разрядность аналого-цифрового преобразователя, причем выходы элементов ИЛИ являются выходами преобразователя кодов, первые и вторые входы элементов ИЛИ соединены соответственно с выходами элементов ИЛИ-НЕ и И, первые вхопы каждого i-го элемента

ИЛИ-НЕ, где i d(1 1) являются инфор-, мационными входами преобразователя кодов и соединены с первыми входами i-го элемента И, вторые входы первого и (1-1)-ro элементов ИЛИ-НЕ объединены с вторыми входами соответствующих элементов И и являются вторым управляющим входом преобразователя кодов, первый управляющий вход которого является вторым входом 1-х элементов И и ИЛИ-НЕ.

1587632

Составитель Д.Хачикян

Техред Л.Сердюкова

Редактор .С.Пекарь

Корректор Л.Пилипенко

° В Ю

Заказ 2427 Тираж 666 Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Иосква, Ж-35, Раушская наб., д. 4/5

Производственно-издательский комбинат "Патент"., г. Ужгород, ул. Гагарина, 101