Устройство для формирования характеристических матриц

 

Изобретение относится к вычислительной технике и может быть использовано в устройствах автоматизированного контроля. Целью является повышение достоверности работы устройства. Устройство содержит элемент ИЛИ 1, регистр микрокоманд 2, регистр 3, коммутатор 4, счетчик 5, блок 6 оперативной памяти, коммутатор 7, счетчики 8-10, блок 11 памяти микрокоманд, регистр 12, триггер 13, генератор 14 тактовых импульсов. Устройство позволяет формировать контрольный элемент в виде характеристической матрицы произвольной равмерности. 1 ил.

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (я>5 606 F 11/08

ГОСУДАРСТВЕННЫИ КОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ

ПРИ ГКНТ СССР

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (21) 4398776/24-24 (22) 28.03.88 (46) 30.09.90. Бал. М 36 (72) В.А.Кривего, Е.Б.Яковлева и А.Н.Бобыльков (53) 681,3(088.8) (56) Авторское свидетельство СССР

hL 1137471, кл. G 06 F 11/10, 1983.

Авторское свидетельство СССР

М 1242960, кл. G 06 F 11/08, 1984, . (54) УСТРОЙСТВО ДЛЯ ФОРМИРОВАНИЯ

XAPAKTE РИСТИЧ Е СКИХ МАТРИЦ. Ы «1596334 А1 (57) Изобретение относится к вычислительной технике и может быть использовано в устройствах автоматизированного контроля. Цель изобретения — повышение достоверности работы устройства. Устройство содержит элемент ИЛИ 1, регистр 2 микрокоманд, регистр 3, коммутатор 4, счетчик 5, блок 6 оперативной памяти, коммутатор 7, счетчики 8-10, блок 11 памяти микрокоманд, регистр 12, триггер 13, генератор 14 тактовых импульсов. Устройство позволяет формировать контрольный элемент в виде характеристической матрицы произвольной. размерности. 1 ил.

1596334

40

Изобретение относится к вычислительной технике и может быть использовано в устройствах автоматизированного контроля.

Цель изобретения — повышение достоверности работы устройства.

На чертеже представлена схема предлагаемого устройства, устройство содержит элемент ИЛИ 1, регистр 2 микрокоманд, регистр 3, коммутатор 4, счетчик 5, блок 6 оперативной памяти, коммутатор.7, счетчики 8 — 10, блок 11 памяти микрокоманд, регистр 12, триггер 13, генератор 14 тактовых импульсов, группу 15 выходов результата работы устройства, группу 16 входов задания режима работы устройства, выход 17 завершения работы устройства, входы 18 и 19 синхронизации устройства, группу 20 адресных входов устройства и группу 21 информационных входов устройства.

Группа 21 информационных входов предназначена для подачи параллельной символьной информации на устройство с целью ее регистрации на регистре 3, Запись в регистр производится синхроимпульсом, подаваемым с входа 18. Время хранения символьной информации на регистре 3, т.е. период обновления информации, определяется временем обработки ее в блоке 6.

Коммутатор 4 обеспечивает посимвольную коммутацию данных на счетчик 5, управляется кодом группы разрядов Аз.

Счетчик 5 фиксирует значение кода соответствующей ячейки блока 6 и производит досчет к нему единицы, если коммутируемый бит символьной информации находится в единичном состоянии, Блок 6 обеспечивает хранение промежуточных вычислений и контрольного элемента.

Коммутатор 7 служит для коммутации адресной информации на блок 6 с целью адресации соответствующих ячеек памяти как при записи информации, так и при ее чтении и обнулении. Управляется коммутатор 7 группой разрядов Az от блока 11.

Счетчики 8 — 10 строк, столбцов, диагоналей обеспечивают интегрирование адресных кодов соответствующих характеристик матрицы, хранящейся в блоке 6 памяти.

Блок 11 предназначен для хранения микропрограмм, динамическая реализация которых обеспечивается с помощью регистра 12 адрес"„регистра 2 микрокоманд и генератора

14 импульсов.

Регистр 12 адреСа обеспечивает хранение адреса текущего микропрограммного слова на время его исполнения, т.е. на время одного периода импульсов генератора 14.

Регистр 2 микрокоманд служит для хранения микрокомандного слова на время одного периода импульсов генератора 14.

Триггер 13 обеспечивает запуск генератора 14 импульсов на время выполнения микропрограммы отработки (упаковки) одной символьной посылки, зафиксированной на регистре 3.

Генератор 14 импульсов формирует импульсные серии, период следования им- пульсов в которых определяет динамику работы устройства.

Группа 15 информационных выходов обеспечивает выход контрольного элемента из устройства.

Группа 16 входов задания режима работы служит для подачи на устройство управляющих кодов, определяющих режим работы устройства (чтение информации, обнуление блока 6 и т.д.), Выход 17 предназначен для выдачи сигнала завершения работы устройства. Сигнал обозначает окончание полного преобразования символьной информации в характеристическую (контрольный элемент), Группа 20 адресных входов обеспечивает ввод адресной информации на устройство в режиме чтения информации и установки в нулевое состояние блока 6.

Группа разрядов А1 блока 11 служит для адресации блока 11 и ри реализации микропс грамм.

Группа разрядов Аг блока 11 формирует управляющий код на коммутатор 7

Группа разрядов Аз блока 11 формирует управляющий код на коммутатор 4.

Группа разрядов А4 блока 11 формирует старшие адресные разряды блока 6.

Разряды микрокоманды У1, У2, Уб, У3, Y4, Ys, Y7, обеспечивают соответственно режим (запись-чтение) работы блока 6, формирование синхроимпульса для записи информации в счетчик 5, обнуление триггера 13, формирование счетных импульсов счетчиков 8-10 и обнуляющего сигнала счетчиков 8-10, регистра 12 адреса, счетчика 5 и регистра 3, а также формирование импульса завершения работы устройства, Устройство предназначено для формирования контрольного элемента в виде характеристической матрицы

1596334

ai1 а, =1 а2

4 311

J =1 ар

Р+1 л ., «.а 1

k =2 (1) G—

P — г а1 + аi1

j=1 k= — 1 ьной матрицы Вида а11 а1г а1з а1 а21 а22 агз a2m аз1 а32 азз азв иэ символ (2) G1 = ал1 апг алэ Bnm и из символьной после дователь получаемо

A1 + В1 + С1

Аг + Вг* Сг

G— (4) ца; ности вида: (а1агаза4...а ...ар) (3)

С целью упрощения записи выражения (1) переписываем его в вид

ГП где Ai =, ал — сумма m элементов строки;

1=1 л

Bi =, ai1 — сумма и элементов столб1 =1

P+t-1

С =, а — сумма ф элементов диагонаК=1 ли.

Значения Ai, Вь С1 определяются количеством единичных элементов на строке, 40 столбце, диагонали соответственно.

Таким образом, из выражений (1) — (4) видно, что характеристическая матрица формируется, из символьной последовательности путем преобразования послед- 45 ней сначала в символьную матрицу, а затем в характеристическую.

Характеристическая матрица представляет собой набор характеристик, т.е. соответствующих сумм единичных элеменгов 50 символьной матрицы, размещенных в строках, столбцах и диагоналях.

При этом элементы диагонали считы аются следующим образом. Центральная ди- 55 эгональ содержит Р элементов и обобщается с характеристиками первой строки и первого столбца. Второй диагональю считывается первая слева от центральной и последняя справа и т.д,.

Устройство работает следующим обра-=зом.

При поступлении символьной информации в параллельном коде с ограниченной разрядностью (например, 16).

Символьная информация, подлежащая преобразованию в характеристическую мэтр цу, m-разрядными словами поступает на регистр 3, где фиксируется синхроимпульсом, поступающим на устройство с входа 18.

Этот же синхроим пульс устанавливает в единичное состояние триггер 13, который высоким потенциалом с прямого выхода запускает генератор 14 импульсов, Передним фронтом импульсов от генератора 14 импульсов на регистре 12 адреса фиксируется адрес следующего микрокомандного слова, формируемый группой А1 разрядов блока 11. При этом на выходе блока 11 появляется значение кода А1, определяющее адрес следующей ячейки.

Например, в исходном состоянии регистр 12 адреса обнулен, из нулевой ячейки блока 11 на информационный вход регистра

12 считывается адресный код 018, тогда первым же фронтом TBKTQBblx импульсов этот код (01э) фиксируется на регистре адреса, а на его информационный вход поступает следующий (например, 028) код, зафиксирован-. ный разрядами А1 в первой ячейке блока 11.

Таким образом, регистр 12 адреса совместно с блоком 11 памяти образует генератор микрокомандных слов, необходимых для обработки входной информации. При этом в каждой ячейке блока 11 зафиксированы разряды микрокоманды Yi — Yq и группы адресных полей А2, Аз, А4, обеспечивающие управление работой всех элементов структуры устройства.

Все преобразование входной информации производится за m одинаковых (или имеющих незначительное отличие) циклов, 1;аждый цикл разби-. на три такта, а в каждом такте производится 4 — 5 шагов. На каждом шаге из блока 11 выбирается одно микропрограммное слово, В 1-ом цикле производится обработка

1-го разряда информационного слова, зафиксированного на регистре 3.

Так как каждый информационный разряд входит в сумму элементов (4) по строкам, столбцам и диагоналям, то этот разряд интегрируется в трех различных ячейках блока 6, принадлежащих трем различным зонам ячеек блока 6.

Комер каждой зоны указывается кодом

А4. формируемым в блоке 11.

В первой зоне (код 012) хранятся m ячеек, интегрирующих сумму единичных эле1596334 ментов соответственно на нулевой, первой,..., m-й строке.

Во второй зоне (код 10р) хранится m ячеек, интегрирующих сумму единичных элементов соответственно нулевого, перво- 5 го,...,m-ro. столбца.

В третьей зоне (код 112) хранится m ячеек, интегрирующих сумму единичных элементов соответственно нулевой, первой„...m-й диагонали. 10

В процессе выполнения первого такта производится интегрирование единичной информации по строкам; эта операция выполняется за четыре шага.

На первом шаге производится считыва- 15 ние информации из ячейки блока 6, адрес которой определяется счетчиком строки, Считывание информации из блока 6 производится разрядом микрокоманды У1=1 поступающей на управляющий вход блока 6. 20

Адрес считываемой ячейки подается от счетчика 8 строк через коммутатор 7 на адресный вход блока 6. На старшие адресные разряды блока 6 подается группа разрядов

Ад = 01, а группа Az = 01 коммутирует муль- 25 типлексор по первому каналу, к входу которого подсоединен счетчик строк;

На втором шаге производится запись информации, считываемой из блока 6, на счетчик 5. С этой целью из блока 11, кроме 30 сигналов, сформированных на первом шаге, формируется разряд микрокоманды Yz = 1, . передним фронтом которого информация из блока 6 параллельно записывается на счетчик 5. 35

На третьем шаге производится суммирование единичного бита из регистра 3 через коммутатор 4, который управляется кодом Аз, формируемым в блоке i1. Если соответствующий бит на буферном регистре 40 . имеет значение нуля, то суммирование на счетном регистре не производится. Код Аз изменяется на каждом цикле в пределах принятой входной информации, по достижении максимального значения в следую- 45 щих циклах циклически повторяется.

На четвертом шаге производится запись данных по строке в ячейку памяти блока 6 с прежним адресом. С этой целью разряд микрокоманды Y>=0 принимает зна- 50 чение нуля (остальные разряды микрокоманд такие же, как в первом шаге).

В процессе выполнения второго такта осуществляется интегрирование той же информации, но по столбцам символьной мат- 55 рицы. Эта операция производится за пять тактов.

На первом шаге второго такта производится считывание данных по соответствующему столбцу иэ ячейки памяти блока 6,, адрес которой определяется счетчиком 9 столбца. Порядок считывания такой же, как и в предыдущем такте.

На второй шаге второго такта осуществляется запись данных по столбцу в счетчик

5, Порядок записи такой же, как и в предыдущем такте.

На третьем шаге второго такта так же, как и в предыдущем такте, производится суммирование единичного бита с содержимым соответствующей ячейки памяти блока

6, образующей счетчик единичной информации, по указанному счетчиком 9 столбцу.

Порядок и условия суммирования определены при описании третьего шага первого такта.

На четвертом шаге второго такта производится запись измененного содержимого счетчика 5 в ячейку памяти блока 6 по адресу, определяемому счетчиком 9 столбца.

На пятом шаге второго такта формируется разряд микрокоманды, изменяющий содержимое счетчика 9 столбца.

Содержимое третьего такта идентично второму, за исключением того, что. в качестве адреса ячейки памяти блока 6 используется счетчик 10 диагонали, для чего группой разрядов А2 формируется код A2 = 112 а на пятом шаге третьего такта формируется разряд микрокоманды, изменяющий содержимое счетчика 10 диагонали.

Поскольку регистр 12 адреса старшими разрядами определяет номер цикла, а младшими — номера такта и шага, то на каждом р-,м цикле (р — разрядность входной информационной посылки) на пятом шаге третьего такта формируется микрокоманда Уэ = 1, обнуляющая триггер 13, который нулевым сигналом запрещает работу генератора 14 импульсов, останавливая работу устройства.

Возобновление работы устройства осуществляется синхроимпульсом, поступающим с входа 2 синхронизации, т.е. после получения очередной информационной посылки, составляющей символьную последовательность.

В каждом m-цикле, (где m — принятая разрядность (размер) строки), на пятом шаге третьего такта формируются микрокоманда

Уэ = 1, изменяющая (увеличивающая на единицу) содержимое счетчика 8 строк, и микрокоманда Ys-- 1,изменяющая (увеличивающая на единицу), содержимое счетчика 10 диагонали.

Таким образом, после обработки каждых а символов к началу обработки информации следующей строки символьной матрицы начальные значения, счетчиков 8 и

10 строк и диагоналей изменяются.

1596334

5

15

Окончание работы устройства обуславливается формированием разряда микрокоманды У7 = 1. При этом счетчики 8-10 строк, столбцов и диагоналей, а также счетчик 5, регистр 12 адреса и регистр 3 обнуляются.

Считывание информации с блока 6 производится в следующем порядке.

На входы группы 16 подается управляющий код, обозначающий режим чтения информации из соответствующей эоны, а по входам группы 20 подается адрес считываемой ячейки блока 6 в этой зоне. Подача управляющего кода и адресного кода сопровождается синхроимпульсом с входа 19.

Этот синхроимпульс запускает генератор 14 импульсов, и блок 11 совместно с регистром

12 адреса реализуют микропрограмму чтения информации по заданному адресу. Значение соответствующей ячейки блока 6 фиксируется на счетчике 5 и выдается иэ устройства по группе 15 выходов.

Синхронизирующим сигналом, оповещающим о наличии на счетчике 5 выходной информации, является разряд микрокоманды У7, который формируется в процессе реализации программы вывода информации;

Обнуление блока 6 может быть совмещено с чтением информации, для чего после считывания информации значение обнуленного счетчика 5 вновь заносится по адресу считываемой информации.

Формула изобретения

Устройство для формирования характеристических матриц, содержащее два регистра, счетчик, элемент ИЛИ и генератор тактовых импульсов, причем группа информационных входов устройства соединена с группой информационных входов первого регистра, вход синхронизации которого со, единен с первым входом синхронизации устройства, прямой выход генератора тактовых импульсов соединен с входом синхронизации второго регистра; о т л и ч а ю щ е е с я тем, что, с целью повышения достоверности работы, в устройство введены триггер, блок оперативной памяти, регистр микрокоманд, второй, третий и четвертый счетчики и два коммутатора, причем группа входов первого регистра соединена с группой информационных входов первого коммутатора, выход которого соединен со счетным входом первого счетчика, группа информационных выходов которого соединена с группой информационных входов блока оперативной памяти и является группой выходов результата устройства, второй вход синхронизации которого соеди.нен с первым входом элемента ИЛИ, выход которого соединен с входом установки в "1" триггера, выход которого соединен с входом запуска генератора тактовых импульсов, инверсный выход которого соединен с входом синхронизации регистра микрокоманд, первый и второй выходы которого соединены соответственно с входом записи-чтения блока оперативной памяти и входом записи первого счетчика, третий, четвертый и пятый выходы регистра микрокоманд соединены со счетными входами соответственно второго, третьего и четвертого счетчиков, группы информационных выходов второго, третьего и четвертого счетчиков и группа адресных входов устройства соединены соответственно с первой, второй, третьей и четвертой группами информационных входов второго коммутатора, группа управляющих входов которого соединена с первой группой выходов регистра микрокоманд, вторая группа выходов которого соединена с группой управляющих входов первого коммутатора, с первого по пятый выходы блока памяти микрокоманд соединены соответственно с первого по пятый информационными входами регистра микрокоманд, первая группа выходов блока памяти микрокоманд соединена с группой информационных входов второго регистра, шестой выход блока памяти микрокоманд соединен с входом установки в "0" триггера, вторая, третья и четвертая группы выходов блока памяти микрокоманд соединены соответственно с первой, второй L1 третьей группами входов регистра микрокоманд,. третья группа выходов которого и группа выходов второго коммутатора соединены с группой адресных входов блока оперативной памяти, группа выходов которого соединена с группой информационных входов первого счетчика, седьмой выход блока памяти микрокоманд соединен с входами начальной установки первого и .второго регистров и с первого по четвертый счетчиков и является выходом завершения работы устройства, группа выходов второго регистра, группа входов задания режима работы устройства и выход переполнения в срого счетчика соединены с группой адресных входов блока памяти микрокоманд, вход синхронизации первого регистра соединен с вторым входом эле мента ИЛИ.