Обнаружитель комбинаций двоичных сигналов

 

Изобретение относится к технике свяхи и может быть использовано в приемных устройствах или в устройствах обработки данных для обнаружения комбинации двоичных сигналов момента прихода. Цель изобретения - повышение точности обнаружения. Обнаруживатель содержит регистр 1 сдвига информации, мультиплексоры 2 и 3, элементы Исключающее ИЛИ 4 и 20, счетчики 5 и 21 импульсов, анализаторы (А) 6 и 22 несовпадений в обнаруживаемом блоке, счетчики 7 и 30 длины обнаруживаемого блока, счетчик 8 адреса, блок постоянной памяти 9, формирователь 10 импульсов, элементы И 11,14,18,28 и 29, счетчик 12 количества обнаруженных блоков, А 13 обнаруживаемой комбинации, триггер 15, А 16 окончания сообщения, одновибратор 17, элемент НЕ 19, триггер 23 полярности, элемент ИЛИ 24, элемент И-НЕ 25, сумматор 26 по модулю два и триггер 27 блокировки. Цель достигается за счет того, что информация с выхода устройства всегда поступает в позитиве и не зависит от полярности принимаемой двоичной комбинации. 1 ил.

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (19) (1!) 2 А1 (sl)5 Н 04 Q 5/16

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ НОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ

ПРИ ГКНТ СССР (2)) 461)121/24-09 (22) 28.11.88 (46) 30.09.90. Бкл. )(" 36 (72) А.Е.Дубровский и Б.Б.Филатов (53) 621.39).84(088.8) (56) Авторское свидетельство СССР

К 1325724, кл. Н 04 О 5/16, 1986, 2 (54) ОБНАРУИ!ТЕЛЬ КОМБИНАЦИЙ ДВОИЧНЫХ

СИ ГНАЛОВ 7) Изобретение относится к технике связи и может быть использовано в приемных устройствах или в устройствах обработки данных для обнаружения

1596492

50 комбинации двоичных сигналов момента прихода. Цель изобретения — повьппение точности обнаружения. Обнаружитель содержит регистр 1 сдвига инФормации, 5 мультиплексоры 2 и 3, элементы ИСКЛЮЧАЮЩЕЕ ИЛИ 4 и 20, счетчики 5 и 21 импульсов, анализаторы (А) 6 и 22 несовпадений в обнаруживаемом блоке, счетчики 7 и 30 длины обнаруживаемого блока, счетчик 8 адреса, блок 9 постоянной памяти, Формирователь 10 импульсов, элементы И 11, 14, 18, 28 Изобретение относится к технике связи и может быть использовано в приемных устройствах или в устройствах обработки данных для обнаружения комбинации двоичных сигналов момента прихода.

Цель изобретения — повышение точнОсти обнаружения.

На чертеже представлена структурная электрическая схема обнаружения комбинаций двоичных сигналов., Обйаружитель комбинаций двоичных

30 .сигналов содержит регистр 1 сдвига инФормации, первый и второй мультиплексоры 2 и 3, элемент ИСКЛЮЧАЮЩЕЕ ИЛИ 4, первый счетчик 5 импульсов, первый анализатор 6 несовпадений в обнаруживаемом блоке, первый счетчик 35

7 длины обнаруживаемого блока, счетчик 8 адреса, блок 9 постоянной памяти, Формирователь 10 импульсов, первый элемент И 11, счетчик 12 количества обнаруженных блоков, анализа40 тор 13 обнаруживаемой комбинации, второй элемент И 14, триггер 15, анализатор 16 окончания сообшения, одновибратор 1 7, третий элемент И 18, 45 элемент НЕ 19, второй элемент ИСКЛЮЧАЮЩЕЕ ИЛИ 20, второй счетчик 21 импульсов, второй анализатор 22 несовпадений в обнаруживаемом блоке, триггер 23 полярности, элемент ИЛИ 24, . элемент И-ИЕ 25, сумматор 26 rio модулю два, триггер 27 блокировки, четвертый и пятый элементы И 28 и 29 и второй счетчик 30 длинь1 обнаруживаейого блока.

Обнаружитель комбинаций двоичных. сигналов работает следующим образом.

При включении устройства триггер

15, счетчик 8 адреса и счетчики 5 и и 29, счетчик 12 количества обнаруженных блоков, А 13 обнаруживаемой комбинации, триггер 15, А )6 окончания сообщения, одновибратор 17, элемент НЕ 19, триггер 23 полярности, элемент ИЛИ 24, элемент И-HE 25, сумматор 26 по модулю два и триггер

27 блокировки. Цель достигается за счет того, что инФормация с выхода устройства всегда поступает в позитиве и не зависит от полярности принимаемой двоичной комбинации. 1 ил.

21 импульсов принудительно обнулявт-, ся, а триггер 27 устанавливается в

"1" внешним устройством (не показано), в результате чего на адресных входах блока 9 устанавливавтся нулевой адрес, по которому из блока 9 считываются следувшие коды: на К-входах— код длины обнаруженного блока, на и-выходах - код эталонной комбинации обнаруженного блока, на R -и R<1 выходах — код максимально допустимого числа несовпадений обнаруживаемого блока для позитива и негатива, на

Б-выходах — код числа блоков обнаруживаемой двоичной комбинации, на m-âûходах — код признака окончания сообщения.

Число разрядов блока 9 равно W

= K+ и+ R + R + S+

Двоичный сигнал поступает на инФормационный вход регистра 1, в котором он последовательно сдвигается с помощью синхроимпульсов, вырабатываемых устройством синхронизации (не показано) .

Каждый синхроимпульс осуществляет также запись кода длины обнаруживаемого блока в счетчик 7 сброс счетчиков

5 и 21 импульсов и запускает Формирователь IO.

Формирователь 10 вырабатывает импульсы частотой f,, поступающие на вычитаюший вход счетчика 7 (частота и ах где Вх частота манипуляции входного сигнала).

Состояние выходов счетчика 7 длины обнаруживаемого блока изменяется от предварительно записанного значения до нуля и воздействует на адресные входы мультиплексоров 2 и 3, чем достигается поочередный опрос

5 159 входов мультиплексоров 2 и 3. Достигнув нулевого значения, счетчик 7 вырабатывает на выходе "Меньше или равно нулю" сигнал, поступающий на вход блокировки Формирователя 10 и запрещающий выработку импульсов— частоты f, и f (импульсы частоты

f g сдвинуты относительна f ) ., 6492 6

15

На выходах элементов ИСКЛЮЧАЮЩЕЕ

ИЛИ 4 и 20 возникают сигналы при несовпадении сигналов на одноименных входах мультиплексоров 2 и 3.

На входе мультиплексора 2 присутствует входная инФормация, а на входе мультиплексора 3 — эталонная.

На вход стробиравания элементов

ИСКЛЮЧАЮЩЕЕ ИЛИ 4 и 20 поступают им" пульсы .f .с Формирователя 10. Выяв" ленные несовпадения подсчитываются счетчиками 5 и 21 и передаются для сравнения на анализаторы 6 и 22 (позитив и негатив соответственно).

При превышении значений счетчиков

5 и 21 заранее заданных значений максимально допустимого числа несовпадений, код которого получен из лака 9, на гервых выходах енализата1.ав 6 или 22 появляется сигнал, который поступает на один из входов элемента ИЛИ 24, а с выхода его — на вход элемента P. 14, где ан стробируется сигналом с выхода "Меньше или равно нулю" первого счетчика 7 длины абнаруживаемого блока.

Таким образом, если после опроса всей последовательности количество несовпадений не превышает заранее заданных для позитива. или негатива значений, то принимается решение аб обнаружении первого блока абнаруживаемой двоичной комбинации, при этом триггер 23 принимает соответствующее значение (позитив или негатив) и сигнал с выхода элемента И 14 через одновибратор 17. воздействует на.счет" ный вход счетчика 8 адреса, изменяя состояние его выходов, а следовательно,.и состояние выходов блока 9, подготавливая таким образом устройство для обнаружения следующего блока. Однавремено сигнал с выхода элемента и 14 поступает на счетный вход счетчике 12 количества обнаруженных блоков °

Если же первый блок не был обнаружен, то вновь пришедший синхроим" пульс сдвинет инФармацив в регистре

1 и обнулит счетчики 5 и 21. Далее снова проходит поразрядное сравнение входной и этелонной последователь" ности до тех пор, пока не обнаружится искомый блок.

После выявления первого и после.дующих блоков одновибратор 17 заносит код длины обнаруженного блока в счетчик 30 и устанавливает триггер

27 блокировки в "0", тем самым блокируя элементы И 14 и 28.

Блокировка необходима для исключения из анализа следующего блока разрядов инФормации, которые принимали участие в обнаружении предыдуmего блоке. Дпя этого синхрониэируюший вход устройства подключен к одному иэ входов элемента И 29, второй вход которого подключен к выходу триггера 27, при этом с каждым синхроимпульсом на вычитающий вход счетчика 30 поступают сигналы, Появление сигнала "Меньше или равно нулю" на выходе счетчика 30 сигнапчэирует устройству о том, чта в регистре 1 находятся разряды, необходимые для анализа следующего блока, при этом триггер 27 изменяет свое состояние и подает разрешающий сигнал на третьи входы элементов И 14 и 28.

Если при этом на вторых выходах ("Не равно") первого и второго анализаторов 6 и 22 одновременно присутствуют сигналы, та с выхода элемента

И-НЕ 25 поступает сигнал на второй ахоп четвертого элемента И 28,. который сигнализирует об отсутствии выявления блока. При этом на выходе элемента И 28 в Фазе с сигналом "Меньше или равно нулю" счетчике 7 появляется сигнал, который сбрасывает счетчики 8 и 12 и устройство переходит в режим поиска первого блока заданной двоичной комбинации. !

Если происхадитвыявление следующего блока, го на выходе второго элемента И 14 появляется сигнал, который поступает не вход счетчика 12.

Счетчик 12 при обнаружении каждого блока изменяет свое состояние, а анализатор 13 сравнивает содержимое счетчика 12 с.числом блоков, поступившим из блоке 9, и при равенстве выдает сигнал обнаружения искомой двоичной комбинации на элемент И 18, где он стробируется сигналам однавибратора 17. С выхода элемента И 18 . сигнал поступает на установочный

1596492

S-вход триггера 15, с выхода триггере 15 сигнал поступает на второй вход элемента И 14, разрешая передачу на вход сумматора 26 по модулю два информации с первого выхода регистра 1 сдвига.

На второй вход сумматоре 26 по модулю два поступает сигнал с выхода триггера 23 полярности, поэтому инФормация с выхода устройстве всегда поступает в позитиве и не зависит от полярности принимаемой двоичной комбинации, Анализатор 16 окончания сообщения при совпадении входной информации с кодом эталона конца сообщения выдает сигнал, который поступает на установочные К-входы триггеров 15 и

27, и сбресывает счетчик 8, и таким образом устройство блокирует свой выход, а само переходит в режим поиска первого блока заданной двоичной комбинации.

Формула изобретения

Обнаружитель комбинаций двоичных сигналов, содержащий регистр сдвига информации, синхрониэирующий вход которого объединен с.установочным входом первого счетчика импульсов, синхронизирующими входами первого счетчика длины обнаруживаемого блока и Формирователя импульсов, N выходов регистра сдвига информации подключены к соответствующим N входам первого мультиплексора, а первый разряд — к первому входу первого элемента И, второй вход которого соединен,с выходом триггере, причем первые М из Я выходов регистра сдвига информации подключены к соответствующим М первым входам анализатора окончания сообщения, вторые М входов которого подключены к соответствук>щим М первым выходам блока постоянной памяти, S вторых выходов которого подключены к соответствующим S первым входам анализатора об-. наруживаемой комбинации, S вторых входов которого подключены к соответствующим 8 выходам счетчика количества обнаруженных блоков, выходы первого и второго мультиплексоров соединены соответственно с первыми . и вторыми входами первого элемента

ИСКЛЮЧАИ%ЕЕ ИЛИ, третий вход которого подключен к первому выходу формирователя импульсов, второй выход которого подключен к вычитающему входу первого счетчика длины обнаруживаемого блока, R первых входов первого анализатора несовпадений в обнаруживаемом блоке соединены с

К-выходами первого счетчика импульсов, счетный вход которого соединен с выходом первого элемента ИСКЛЮЧАЮЩЕЕ

ИЛИ, R вторых входов первого анализатора несовпадений в обнаруживаемом блоке соединены с R третьими выхода блоке постоянной памяти, N четвертых выходов которого подключены к Н первым. входам второго мультиплексора, L вторых входов которого попарно объединены с l вторыми входами первого мультиплексора и подключены к соответствующим Ь выходам первого счетчика длины обнаруживаемого блока, выход "Меньше или ревно нулю" которого подключен к объединенным.первому входу второго элемен25 та И и входу блокировки Формирователя импульсов, К информационных входов первого счетчика длины обнаруживаемого блока подключены к соответствующим К пятым выходам блока постоянной памяти, адресные входы которого подключены к выходам счетчика адреса, первый вход установки нуля которого объединен с входом установки кузя триггера и подключен K выходу анализатора окончания сообщения, 35 вход установки единицы триггера объединен с вторым входом установки нуля счетчика адреса и с установочным входом счетчика количества обнаружен4О ных блоков и подключен к выходу третьего элемента И, первый вход которого объединен со счетным входом счетчика адреса и подклк>чен к выходу одновибратора, вход которого объединен со

45 счетным входом счетчика количества обнаруженных блоков и подключен к выходу второro элемента И, выход анализатора обнаруживаемой комбинации соединен с вторым входом третьего элемента И, о т л и ч а ю ш и и с я тем, что, с целью повышения точности обнаружения, в него введены элемент

" НЕ, второй элемент ИСКЛЮЧАЮЩЕЕ ИЛИ, второй счетчик импульсов, второй анализатор, несовпадения в обнеруживаемом блоке, триггер полярности, эле55 мент ИЛИ, элемент И-НЕ, сумматор по модулю два, триггер блокировки, четвертый и пятый элементы И и второй

Составитель M. Перерушева

Техред Л.Олийнык Корректор Н.Король

Редактор M. Петрова

Заказ 2918 Тираж 522 Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-издательский комбинат "Патент", г.Ужгород, ул. Гагарина,101

159 ,счетчик длины обнапуживаемого блока, при этом выходы первого мультиплексора через элемент НЕ подключены к первым входам второго элемента ИСКЛЮЧАВШЕЕ ИЛИ, вторые входы которого подключены к выходам второго мультиплексора, первый выход Формирователя импульсов подключен к третьему входу второго элемента ИСКЛЮЧАКМЦЕЕ ИЛИ выход которого соединен со счетным входом второго счетчика импульсов, установочный вход которого объединен с установочным входом первого счетчика импульсов, R выходов второго счетчика импульсов соединены с R первыми входами второго анализатора несовпадений в обнаруживаемом блоке, K вто" рых входов которого подключены к R дополнительным выходам блока постоянной памяти, первые выходы первого и второго анализаторов несовпадений в обнаруживаемом блоке соединены соответственно с первыми и вторыми входами элемента ИЛИ, первый вход которого соединен также с установочным входом триггера полярности, счетный вход которого соединен с вторым входом элемента ИЛИ, вторые выходы первого и второго анализаторов несовпадений в обнаруживаемом блоке соеди» нены соответственно с первым и вторым входами элемента И-НЕ, выход которого соединен с первым входом четвертого элемента, И, второй вход которого соединен с прямым выходом триггера блокировки и вторым входом .

6492

10 второго элемента И; третий вход которого соединен с выходом элемента

ИЛИ, синхронизнрующий вход регистра

5 сдвига инФормации соединен также с первым входом пятого элемента И, выход которого соединен с вычитающим входом второго счетчика длины обнаруживаемого блока, К инФормационных входов которого подключены к соответствующим К пятым выходам блока постоянной памяти, выход второго счетчика длины обнаруживаемого блока соединен с установочным входом триггера блокировки, первый установочный вход которого объединен с установочным входом второго счетчика длины обнаруживаемого блока и подключены к выходу одновибратора, установочный вход

20 триггера объединен с вторым установочным входом тригrepа блокировки, инверсный выход которого соединен с вторым входом пятого элемента И, выход "Меньше или равно нулю" первого

25 счетчика длины обнаруямваемого блока соединен с третьим входом четвертого элемента И, выход которого соединен с третьим установочным входом счетчика адреса и вторым установочным вхо30 дом счетчика количества обнаруженных блоков, выход анализатора обнаруживаемой комбинации соединен с вторым входом третьего элемента ИЛИ, а выход триггера соединен с первым входом сумматора по модулю два, второй вход

35 которого соединен с выходом триггера полярности.