Умножитель частоты следования импульсов

 

Изобретение может использоваться в измерительной технике для повышения точности процесса преобразования частоты при работе с низкочастотными датчиками. Цель изобретения - повышение точности за счет снижения влияния помех - достигается введением триггеров 8 и 9, элементов И 5 и 10, регистра 17 хранения, счетчиков 19 и 20 импульсов, элемента 16 задержки и организацией новых функциональных связей. Устройство, кроме того, содержит блок 1 управления, делитель 2 частоты, счетчики 3, 7 и 11 импульсов, генератор 4 опорной частоты, регистр 6 хранения, дешифраторы 12 - 14, блок 15 памяти, блок 18 элементов И, входную, выходную и кодовую шины 21, 22 и 23. Приведена схема блока 15 памяти. Повышение точности обеспечивается допусковым контролем примыкающих периодов входных импульсов, осуществляемым с учетом как целой, так и дробной частей изменения величины периода входных импульсов. 3 ил.

А1

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК

„„SU„„1598135

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К ABTOPCHOMY СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ НОМИТЕТ

ПО.ИЗОБРЕТЕНИЯМ И ОТНРЫТИЯМ

ПРИ ГКНТ СССР (21) 4469939/24-21 (22) 29.07.88 (46) 07.10.90. Бюл. Р 37 * (71) Пензенский политехнический институт (72) В.Н.Попов, О.Г.Люкакин и В.Н.Лебедев (53) 621.374 (088.8) (56) Авторское свидетельство СССР

Р 1135004, кл. Н 03 К 5/00, 24.06.83.

Авторское свидетельство СССР

В 1448394, кл. Н 03 K 5/00, 5/156, 25.05.87. (54). УМНОЖИТЕЛЬ ЧАСТОТЫ СЛЕДОВАНИЯ

ИМПУЛЬСОВ (57) Изобретение может использоваться в измерительной технике для повышения точности процесса преобразования частоты при работе с низкочастотными датчиками. Цель изобретения (51)5 Н 03 К 5/156, Н 03 В 19/10

2 повьппение точности sa счет снижения влияния, помех — достигается введением триггеров 8 и 9, элементов И 5 и

10, регистра 17 хранения, счетчиков . 19 и 20 импульсов, элемента 16 задержки и организацией новых функциональных связей. Устройство, кроме того, содержит блок 1 управления, делитель 2 частоты, счетчики 3, 7 и

1! импульсов, генератор 4 опорной частоты, регистр 6 хранения, дешифраторы 12-14, блок 15 памяти, блок

18 элементов И, входную, выходную и кодовую шины 21, 22 и 23. Приведена схема блока 15 памяти. Повьппение точности обеспечивается допусковым контролем примыкающих периодов входных импульсов, осуцествляемым с учетом как целой, так и дробной частей изменения величины периода входных импульсов. 3 ил.

1598135

Изобретение относится к импульсной технике и может быть использовано в измерительной технике для повышения точности процесса преобразования час5 тоты при работе с низкочастотными датчиками.

Цель изобретения — повышение точности за счет снижения влияния помех.

На фиг. 1 приведена электрическая структурная схема умножителя частоты следования импульсов; на фиг. 2— схема блока памяти; на фиг. 3 — временные диаграммы, поясняющие работу умножителя частоты следования импуль- 15 сов при выполнении операции допускового контроля.

Умножитель частоты следования импульсов содержит блок 1 управления, делитель 2 частоты, первый счетчик

3 импульсов, генератор 4 опорной частоты, первый элемент И 5, первый регистр 6 хранения, второй счетчик

7 импульсов, первый триггер 8, второй триггер 9, второй элемент И 10, третий счетчик 11 импульсов, первый, второй и третий дешифраторы 12-14, блок 15 памяти, элемент 16 задержки, второй регистр 17 хранения, блок 18 элементов И, четвертый счетчик 19 импульсов, пятый счетчик 20 импуль:сов, входную 21, выходную 22 и кодо,вую 23 шины, причем вход блока 1 управления соединен с входной шиной

21, первый выход блока 1 управления ! подключен к первому входу блока 15 памяти и через элемент 16 задержки к соединенным между собой управляющим входам третьего, четвертого и пятого счетчиков 11-20 импульсов, второй выход блока 1 управления подключен к соединенным между собой входам сброса делителя 2 частоты, первого счетчика 3 импульсов, к второму входу блока 15 памяти и к входам сброса первого и второго триггеров 8 и 9, выход генератора 4 опорной частоты соединен с вторым входом первого элемента И 5, с первым входом второ"

ro элемента И 10, с вычитающим входом второго счетчика импульсов 7 и с тактовым входом делителя 2 частоты, выход старшего Разряда которого подключен к суммирующему входу первого счетчика 3 импульсов и к вычитающему входу третьего счетчика 11 импульсов, выходы делителя 2 частоты поразрядно соединены с информационными входами второго регистра 17 хранения, выходы которого поразрядно подключены к информационным входам пятого счетчика 20 импульсов, вычитающий вход которого подключен к выходу первого элемента И 5, выход к входу запуска первого триггера 8, выход которого соединен с вторым входом второго элемента И 10, выход которого подключен к вычитающему входу четвертого счетчика 19 импульсов, информационные входы которого подключены к кодовой шине 23, выходы — поразрядно подключены к информационным входам второго и третьего дешифраторов 13 и 14, выходы которых подключены соответственно к третьему и четвертому входам блока 15 памяти, выход которого подключен к тактовому входу второго регистра 17 хранения и к тактовому входу первого регистра

6 хранения, информационные входы ко- . торого поразрядно подключены к выходам первого счетчика 3 импульсов, выходы — к входам блока 18 элементов

И и к соответствующим информационным входам третьего счетчика 11 импульсов, выходы которого поразрядно подключены к входам первого дешифратора

12, выход которого соединен с входом запуска второго триггера 9, выход которого подключен к первому входу первого элемента И 5, причем выходы блока 18 элементов И подключены к информационным входам второго счетчика 7 импульсов, выход которого подключен к управляющему входу блока 18 элементо» И и к выходной шине 22. !

Блок 15 памяти содержит элемент

И 24, выход которого соединен с выходом блока 15 памяти, первый вход которого соединен с первым входом элемента И 24, второй вход — с первым входом элемента ИЛИ 25, выход которого соединен с первым входом триггера

26, выход которого соединен с вторым входом элемента И 24, второй вход— с третьим входом блока 15 памяти, четвертый вход которого соединен с вторым входом элемента ИЛИ 25.

Допусковой контроль в умножителе частоты следования импульсов выполняется относительно точного значения кодового эквивалента И периода Т „ входной последовательности, который равен

N „= E nt fT„/Т, М + час (Т„/Т + .11.

1598135 тервала времени, равного периоду Т„ следования импульсов входной последовательности, в счетчике 3 формируется кодовый эквивалент, равный целой

5 части отношения Е nt (Т /Т .M) а в делителе 2 формируется дробная часть отношения час (T> /То М), причем 0 (час (TÄ/Т М 1 <1. Содержимое регистров 6 и 17 изменяется лишь только в том случае, когда изменения (приращение) примыкающих периодов

T„ не превышают допустимого значения

Ит,, N т;, — кодовые эквиваленты i-го и (i-1) -го периодов Т; .z» Т,, входных последовательностей; час 1. 3 — дробные части;

Е nt Г 1 — операция взятия целой части числа;

А114 — допустимое с точки зрения обеспечиваемой точности изменение кодовьгх эквивалентов периодов Т

Умножитель частоты работает сле- дующим образом.

Импульсы входной последовательности с частотой Г„ поступают на вход блока 1, который формирует два сдвинутых друг относительно друга управляющих импульса. Первый импульс поступает на первый вход блока 15 и, если код очередного периода удовлетворяет условию допускового контроля (т.е. находится в допуске), то импульс проходит на выход блока 15 и поступает на тактовые входы регист-. ров 6 и 17. При этом содержимое счетчика 3 переписывается в регистр 6, 35 а содержимое делителя 2, коэффициент. деления которого равен M, — в регистр 17. Кроме того, первый управляющий импульс с выхода блока 1 проходит через элемент 16 (время задерж- 40 ки С выбирается исходя из условия полного окончания переходных процессов в регистрах) и подается на управляющие входы счетчиков 11, 19 и 20.

При этом в счетчик 11 переписывается 45 код Е nt Г11т., j из регистра 6, в счетчик 20 — код час (N 7 из регистра

17, а в счетчике 19 устанавливается начальный код, равный К M (где К =

1, 2, 3, ...). (, Второй импульс, появляющийся на втором выходе блока 1 (через интервал времени, необходимый для завершения переходных процессов в регистрах и счетчиках), устанавливает в нулевое состояние счетчик 3, делитель 2 и триггеры 8 и 9, а также подготавливает к работе блок 15..В течение ин20

fo fр М

Й, (Т/Т, И) Т„

При этом допусковой контроль реализуется в умножителе в соответствии с соотношением

1+ zac CN т; „3

- dN> (Е nt (Ит. j + час (Ит;3 (РNò - + часС 1т; 7 +4Nz

dT « < T„(Tк1- +dT „ ..Содержимое регистра 6 переписывается в соответствующие разряды счетчика 7 через блок 18 каждым импульсом, появляющимся на выходе старшего разряда этого же счетчика. Поскольку на вычитающий вход счетчика 7 поступают импульсы с частотой f,,то частота появления импульсов на его выходе равна Ф

Рассмотрим, как выполняется операция допускового.контроля в устройстве. Процесс поясняется временными диаграммами, приведеннычи на фиг. 3, причем на фиг. За показано, как изменяется код в счетчике 11, на фиг. Зб и Зв соответственно показано,, как изменяется код в счетчиках 20 и

19, а на фиг. Зг — моменты появления импульсов на выходах дешифраторов

13 .и 1 4.

На вычитающий вход счетчика 11 с выхода делителя 2 поступают импульсы с частотой Р /М. Содержимое счетчика

11 уменьшается, и в тот момент, когда код становится равным К (К = 1, 2, 3, ...), что зависит от (d ТI макс т.е. частотных свойств входного сигнала и помехи, дешифратор 12 формирует импульс (дешифратор настроен на код, равный К). Сигнал с выхода дешифратора 12 взводит, триггер 9, который открывает элемент 5. При этом на вычитающий вход счетчика 20 начинают поступать импульсы с частотой fzz. Содержимое счетчика .20 уменьшается до нуля (фиг. Зб) и в момент перехода через нулевое состояние на выходе его старшего разряда форюгруется импульс, 1598135 который устанавливает триггер 8 в единичное состояние. Триггер 8 открывает элемент 10, через который начинают поступать импульсы с частотой fo на вычитающйй вход счетчика 19. В счетчик 19 предварительно записывается код, равный КМ. Состояние счетчика

19 анализируется дешифраторами 13 и

14, один из которых настроен на ниж ний порог d N< а другой — на верхний порог д Н, т.е. дешифратор 13 фиксирует отрйцательные, а дешифратор 14— положительные приращения периодов

Тх Т A t-s - 15

В .том случае, когда выполняется условие d N

Если примыкающие периоды Т „; и

Т ;, отличаются между собой таким отрезком, что ДИд >8N+, то ни один из дешифраторов 13 и 14 не срабатывает, т.е..на входы блока 15 сигналы не поступают. В этом случае блок 15 запрещает прохождение импульсов с выхода блока 1 на тактовые входы регистров 6 и 17, содержимое которых не измейяется.

Если длительность периода Т под действием помехи изменяется таким образом, что Д N o d N то в течение интервала времени Т < (текуще- 40

ro периода) успевают сработать оба дешифратора 13 и 14. В этом случае блок 15 переключается таким образом, при котором импульс с выхода блока

1 блокируется, т.е. на выход блока 45

15 этот импульс не проходит. Следовательно, содержимое регистров 6 и 17 не изменяется. Устройство продолжает формировать импульсы с частотой, определяемой кодом предыдущего периода 50

Таким образом, умножитель частоты следования импульсов формирует выходную последовательность импульсов без каких-либо пауз и уменьшает уровень влияния помех на точность умноl5 жения. Поскольку в устройстве выполняется точный контроль изменения периодов Т входной последовательности с учетом дробной части отношения час Т /Т M f, то это обеспечивает более высокую точность умножения частоты.

1 изобретения

Формула

Умножитель частоты следования импульсов, содержащий блок управления, вход которого соединен с входной шиной, первый выход - с первым входом блока памяти, второй вход которого соединен с вторым выходом блока управления, с входом сброса первого, счетчика импульсов и с входом сброса делителя частоты, тактовый вход которого соединен с выходом генератора опорной частоты и с вычитающим входом второго счетчика импульсов, выход которого соединен с выходной шиной и с управляющим входом блока элементов И, выходы которого соединены с соответствующими информационными входами второго счетчика импульсов, входы — с соответствующими выходами первого регистра хранения и с соответствующими информационными входами третьего счетчика импульсов, выходы которого поразрядно соединены с входами .первого дешифратора, вычитающий вход — с выходом старшего разряда делителя частоты и с сумМирующим входом первого счетчика импульсов, выходы которого поразрядно соединены с информационными входами первого регистра хранения, тактовый вход которого соединен с выходом блока памяти, третий и четвертый входы которого соединены с выходами соот ветственно второго и третьего дешифраторов, входы которых поразрядно соединены между собой, о т л и— ,ч а ю шийся тем, что, с целью повышения точности за счет снижения влияния помех аддитивных входному сигналу, в него введены элемент задержки, первый и второй элементы И, первый и второй триггеры, второй регистр хранения, четвертый и пятый счетчики импульсов и кодовая шина, которая соединена с информационными входами четвертого счетчика импульсов, выходы которого поразрядно соединены с входами второго дешифратора, управляющий вход соединен через элемент задержки с первым выходом блока управления и непосредственно с управляющим входом третьего счетчика импульсов и с управляющим вхо1598135

1О дом пятого счетчика импульсов, выход которого соединен с входом запуска первого триггера, вход сброса которого соединен с вторым выходом блока управления и с входом сброса второго триггера, вход запуска которого соединен с выходом первого дешифратора, выход — с первым входом первого элемента И, второй вход которого соединен с первым входом второго элемента

И и с тактовым входом делителя частоты, выходы которого поразрядно соедииены с информационными входами второго регистра хранения, тактовый вход которого соединен с выходом блока памяти, выходы поразрядно соединены с информационными входами пятого счетчика импульсов, вычитающий вход которого соединен с выходом первого элемента И, при этом выход первого триггера соединен с вторым входом второго элемента И, выход которого соединен с вычитающим входом четвертого счетчика импульсов.