Устройство для оценки сигналов

 

Изобретение относится к радиотехнике. Цель изобретения - повышение достоверности оценки сигналов при одновременном уменьшении времени выбора сигналов с оптимальной структурой. Цель достигается введением порогового блока 14, преобразователя 27, блока 16 регистров, блоков 23 и 24 элементов И, блока 25 памяти, счетчика 18, генератора 21 тактовых импульсов, регистра 22 сдвига, RS-триггера 2, элемента И 26, блока 19 регистров, формирователя 20 единичного импульса, элемента И 30. Анализ оценки сигналов проводится в два этапа. По результатам анализа первого этапа информация о номерах сигналов поступает в блок 25. Информация анализа второго этапа поступает на управляющий вход блок 25. На первом этапе анализа осуществляется предварительный анализ помехозащищенности, на втором этапе уточняются результаты выбора оптимальной структуры сигнала. 1 ил.

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (19) (И2

rS1)S Н 04 В 17/00

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

Н А BTOPCHGMY СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТНРЫТИЯМ

ПРИ ГКНТ СССР (61) 1363499 (21) 4648666/24-09 (22) 07.02,89 (46) 07.10.90. Бюл. № 37 (72) В.И.Курносов, С.Г.Борисов, А.К.Мурашков и В.В.Федоренко (53) 621.396,664 (088,8) (56) Авторское свидетельство СССР

N 1363499, кл. Н 04 В 17/00, 1986. (54) УСТРОЙСТВО ДЛЯ ОЦЕНКИ СИГНАЛОВ (57) Изобретение относится к радиотехника. Цель изобретения — повышение достоверности оценки сигналов при одновременном уменьшении времени выбора сигналов с оптимальной. структурой.

Цель достигается введением порогового блока 14, преобразователя 27, блока.2

16 регистров, блоков 23 и 24 элементов И, блока 25 памяти, счетчика 18, генератора 21 тактовых импульсов, ре" гистра 22 сдвига, RS"òðèããåðà 2, элемента И 26, блока 19 регистров, формирователя 20 единичного импульса, элемента И 30. Анализ оценки сигналов проводится в два этапа. По результатам анализа первого этана информация о номерах сигналов поступает в блок 25. Информация анализа второго этапа поступает на управляющий вход блок 25, На первом этапе анализа осуществляется предварительный анализ помехозащищенности, на втором этапе уточняются результаты выбора оптимальФ ной структуры сигнала. 1 ил.

1598189

Изобретение относится к радиотехнике, может использрваться в системах передачи для выбора сигналов, оптимальных к воздействию помех, и является усовершенствованием изобретения по авт. св. 9 1363499.

Цель изобретения — повышение достоверности оценки сигналов при одновременном уменьшении времени выбора сигнала с оптимальной структурой.

На чертеже представлена структурная элекрическая схема предлагаемого устройства, Устройство для оценки сигналов содержит кнопку 1 "Пуск", RS-тр ггер

2, генератор 3 счетной частоты, блок

4 регистров памяти фазовых кодов, генератор 5 опорных сигналов, первый и второй перемножители 6 ° 1 и 6.2, фазовращатель 7, первый и второй интеграторы 8,1 и 8 ° 2, первый и второй квадраторы 9.1 и 9,2, сумматор 10, стробирующий блок 11, нормирующий блок 12, пороговый блок 13, дополнительный пороговый блок 14, преобразо— ватель 15, первый блок 16 регистров, первый элемент И 17, счетчик 18, второй блок 19 регистров, формирователь 20 единичного импульса, генера-тор 21 тактовых импульсов, регистр 22 сдвига, первый и второй блоки 23 и

24 элементов И, блок 25 памяти, второй элемент И 26, дополнительный преобразователь 27, блок 28 сравнения, регистр 29 памяти, третий элемент

И 30, блок 31 памяти кодов оптимальной структуры сигналов.

Устройство работает следующим образом.

При нажатии кнопки 1 "Пуск" на

S вход RS-триггера 2 подается напряжение и RS-триггер 2 переводится в состояние логической единицы. Напряжение с прямого выхода RS-триггера 2 подается на первый управляюший вход генератора 3 счетной частоты. С выхода генератора 3 счетной частоты на вход блока 4 регистров памяти фазовых кодов поступают импульсы с периодом для поочередного подключения регистров памяти, определяющих структуру сигналов, к входу генератора 5 (меньше длительности Т опорных сигналов).

Сигнал определенной структуры

2 (с) с выхода генератора 5 опорных

Г сигналов поступает на второй вход первого перемножителя 6.1 и на вход фазовращателя 7, с выхоца которого

ЗО

55 сигнал, сопряженный по Гильберту с опорным сигналом, поступает на в. орой вход второго перемножителя 6 ° 2 На первые входы первого и второго перемножителей 6,1.и 6.2 подается ïîìåха Z „(t), при=утствующая в канале.

Сигналы, полученные в результате перемножения, поступают на входы первого и второго интеграторов 8.1 и 8 ° 2, где интегрируются на интервале г g 0, 1. С выходов первого и второго интеграторов 8 ° 1 и 8,2 сигналы поступают на входы первого и второго квадратов 9,1 и 9.2, с выходов которых поступают на входы сумматора 10, Выход сумматора 10 соединен с входом стробирующего блока 11, в котором осуществляется отсчет результата из— мерения в моменты времени t.

I (где i = 1, 2, 3,...) при поступла— нии на тактовый вход импульсов с выхода генератора 3 счетной частоты.

Эти же импульсы поступают на тактовые входы первого и второго интеграторов 8.1 и 8.2 для сброса накопленного за период напряжения, С выхода стробирующего блока 11 сигнал поступает на вход нормирующего блока 12, выход которого подклю— чен к пороговому блоку 13 и дополнительному пороговому блоку 14, Псскольку на первом этапе анализа сигналов в открытом coñòîÿíèè будет находиться только дополнительный пороговый блок 14, управляющий вход которого подключен к прямому выходу RSтриггера 2, то выходной сигнал Y г нормирующего блока 12 поступает в дополнительный пороговый блок 14, где сравнивается с нижним пороговым уровнем U н . С выхода дополнительного порогового блока 14 напряжение

U „ — Y„ поступает на вход дополнительного преобразователя 27, предназначенного для преобразования напряжения U „в соответствующее число

+ импульсов, Последовательность импульсов записывается в один из регистров первого блока 16 регистров, При этом соблюдается очередность заполнения регистров, Одновременно с этим, если уровень сигнала 7 меньше нижнего порогового уровня при сравнении их в дополниJ тельном пороговом блоке 14, то его

I выходной сигнал открывает второй элемент И 26 для прохождения кодовой ин-

Формации с выхода счетчика 18 на вход

98189

15 второго блока 19 регистров о номере анализируемого сигнала, при котором

Y (Б„ .Данная кодовая комбинация записывается в регистры второго блока 19 в порядке очередности поступления. Счетчик 18 осуществляет подсчет импульсов, формируемых генератором 3 счетной частоты на первом (предварительном) этапе анализа сигналов и только при подаче на управляющий вход счетчика 18 напряжения логической единицы с прямого выхода

RS-триггера 2.

После окончания предварительного анализа последнего и-го варианта сигнала в регистры первого блока 16 будет записана информация об относительных уровнях оценки взаимодействия вариантов сигналов и помехи в канале I U . ) а в соответствующие им регистры второго блока 19 — информация о номерах оцениваемых сигналов, при которых Y. (U ..

При поступлении п-ro импульса с генератора 3 счетной частоты на вход счетчика 18 с его второго выхода поступит сигнал на входы формирователя 20 единичного импульса и генератора 21 тактовых импульсов. Выходной импульс формирователя 20 поступает на информационный вход регистра

22 сдвига в виде логической единицы, которая при поступлении на тактовые входы данного регистра импульсов с выхода генератора 21 продвигается по триггерам регистра 22, Опрашивающие .импульсы с выходов триггеров регистра 22. сдвига последовательно поступают на вторые входы соответствующих элементов И первого блока 23, первые входы которых соединены с выходами триггеров соответствующих регистров первого блока 16, Опрос регистров первого блока 16 начинается с анализа состояния последФ него триггера одновременно для всех регистров, далее анализируется предпоследний триггер и т.д. Импульсы с элементов И первого блока 23 посту;лают на первые входы элементов И второго блока 24, вторые входы которых соединены с триггерами соответствующих регистров второго блока 19 регистров. В зависимости от информации, записанной в регистры второго блока 19, открываются соответствующие элементы И второго блока

24.

С выхода второго блока 24 элементов И в первую очередь поступает информация о номере того сигнала, при взаимодействии которого с помехой в канале уровень напряжения на выходе нормирующего блока 12 минимальный, Информация о номерах сигналов (по результатам первого этапа анализа) поступает в блок 25 памяти, где она распределяется по ячейкам памяти следующим образом: в первой ячейке — номер сигнала, при котором уровень напряжения на выходе нормирующего блока 12 минимальный (а, следовательно, напряжение на выходе дополнительного порогового блока 14 U = U — Y макг u симальное и соответствующий регистр первого блока 16 записано наибольше число импульсов); во второй ячейке— номер сигнала, соответствующий несколько большему уровню напряжения на выходе нормирующего блока 12, и т.д..

Таким образом, первый этап анализа сигналов заканчивается ранжировкой номеров сигналов в блоке 25 памяти.

При прохождении единичного импульса через все триггеры регистра 22 сдвига на его втором выходе появляется сигнал, который поступает на К вход RS-триггера 2 и перебрасывает данный RS-триггер 2 в состояние логического нуля.

На втором этапе анализа сигналов останавливается работа счетчика 18 и дополнительного порогового блока

14, подключенных к прямому выходу

RS-.òðèããåðà 2, Напряжение с инверсного выхода RS-триггера 2 подается на второй вход генератора 3 счетной частоты и на первый вход третьего элемента И 30. Импульсы, период следования

Т которых равен длительности элемента анализируемых сигналов и достаточен для получения окончательной оцен- ки сигнала, с выхода генератора 3 через открытый третий элемент И 30 поступают на управляющий вход блока 25 памяти. Данные импульсы обеспечивают последовательно подключение ячеек памяти блока 25 к второму входу блока 4 регистров памяти фазовых кодов.

С выхода генератора 3 счетной частоты на вход блока 4 поступают тактовые импульсы с периодом Т для подключения регистров памяти фазовых кодов к генератору 5 опорных сигналов.в порядке, определяемом кодовой информацией, поступающей с выхода блока 25

1598189

30 памяти. Сигнал определенной структуры с выхода генератора 5 опорных сигналов поступает на второй вход первого перемножителя 6.1 и на вход фазо"

5 вращателя 7, с выхода которого сигнал, сопряженный по Гильберту с опорным сигналом, поступает на второй вход второго перемножителя 6.2. На первые входы первого и второго перемножителей 6.1 и 6,2 подается помеха, присутствующая в канале, Сигналы, полученные в результате перемножения, поступают на входы первого и второго интеграторов 8.1 и

8.2, где интегрируются на интервале

cg(O,T j длительности элемента опорного сигнала, С выходов первого и второго интеграторов 8.1 и 8.2 сигналы поступают на входы первого и второго квадраторов 9.1 и 9.2, с выхода которых поступают на входы сумматора 1О, Выход сумматора 10 соединен с входом стробирующего блока 11, в котором осуществляется отсчет результата в моменты времени, кратные целому числу длительности элемента опорного сигнала, при поступлении на тактовый вход стробирующего блока 11 импульсов с выхода генератора 3 счетной частоты. Эти же импульсы поступают на тактовые входы первого и второго интеграторов 8.1 и 8 ° 2 для сброса накопленного .за период Т напряжения.

С выхода стробирующего блока 11 сигнал поступает на вход нормирующего

35 блока 12, с выхода которого измеренгое значение коэффициента взаимного различия опорного сигнала и помехи поступает в пороговый блок 13, от2

r крытый напряжением с инверсного выхода RS-òðèããåðà 2. В пороговом блоке 13 измеренное значение коэффициен.та взаимного различия g сравниваегся с некоторым верхним пороговым значением g определяемым допуспер тимым значением вероятности ошибки

Ро . С выхода порогового блока 13 напряжение U равное разности между пороговым значением g „ и измерен50 ным значением g r коэффициента взаимного различия (U = g Π— g „), по2 пор ступает на вход преобразователя 15, в котором происходит преобразование напряжения Ur в двоичный код Х „, поступающий затем на первый вхОд блока

28 сравнения, На второй вход блока

28 сравнения поступает информация с регистра 29 памяти о максимальном значении разности (g „ - g ), г — 11 (соответствующей минимальному значению g ), полученной при измерении коэффицйента взаимного различия всех предыдущих r — 1 вариантов структур опорных сигналов и помехи . Если поступившие в блок 28 с выхода преобразователя 15 значение

Х„ превышает значение Х, записанное в регистре 29 памяти, с выхода блока 28 в регистр 29 памяти записывается новая информация Х, являющаяся максимальной для всех r структур опорных сигналов. При этом с первого выхода блока 28 сравнения на второй вход первого элемента И 17 поступает сигнал, открывающий данный элемент для записи с блока 4 регистров памяти фазовых кодов в блок 31 памяти кодов оптимальной структуры информации об

r-м коде структуры сигнала, при котором измеренное значение коэффициента взаимного различия является наименьшим. Если поступившее с преобразователя 15 в блок 28 сравнения значение разности Х г не превьппает значения

Х . записанного в регистре 29 памя1 У ти, то сигналы на выходах блока 28 сравнения отсутствуют и в регистре 29 памяти и блоке 31 остается прежняя, ранее записанная информация.

Таким образом, на первом этапе в течение длительноСти времени С, намного меньшей длительности Т элемента сигнала, осуществляется предварительный анализ помехозащищенности сигналов с определенными структурами, по результатам которого производится ранжировка номеров кодовых структур в дополнительном блоке памяти.

На втором эпате уточняются результаты выбора оптимальной структуры сигнала, при этом отпадает необходимость анализа всех структур сигналов, Формула из о бретения

Устройство для оценки сигналов по авт. св. 11 1363499, о т л и ч а ю— щ е е с я тем, что, с целью повышения достоверности оценки сигналов при одновременном уменьшении времени выбора сигнала с оптимальной структурой, между выходом нормирующего блока и дополнительным входом блока регис-. тров памяти фазовых кодов введены последовательно соединенные дополнительный пороговый блок, дополнитель1598189

Составитель Е.Голуб

Редактор С.Пекарь Техред М.Моргентал Корректор Н,Гирняк

Заказ 3072 Тираж 527 Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Б-35, Раушская наб., д. 4/5

Производственно-издательский комбинат "Патент", г. Ужгород, ул, Гагарина, 101 ный,преобразователь, первый блок регистров, первый блок элементов И, второй блок элементов И и блок памяти, между выходом генератора счетной частоты и его тактовым входом введены последовательно соединенные счетчик, генератор тактовых импульсов, регистр сдвига и RS-триггер, кроме того, введены второй элемент И, первый и вто 0 рой входы которого соединены соответственно с выходом дополнительного порогового блока и вторым выходом счетчика, второй блок регистров, вход и выход которого соединены соответственно с выходом второго элемента И и вторым входом второго блока элементов И, формирователь единичного импульса, вход и выход которого соедииены соответственно с первым выходом счетчика и вторым входом регистра сдвига, третий элемент И, первый вход и выход которого соединены соответственно с выходом генератора счетной частоты и управляющим входом блока памяти, кнопка "Пуск" соединяется с вторым входом RS-триггера, второй выход которого соединен с входом записи генератора счетной частоты, с вторым входом третьего элемента И и, с управляющим входом пороговогс блока, первый выход RS-триггера соединен с управляющими входами счетчика и дополнительного порогового блока, второй выход регистра сдвига соединен -с вторым входом первого блока элементов И.