Устройство микропрограммного управления

 

Изобретение относится к цифровой вычислительной технике и автоматике и может быть использовано в микропрограммных устройствах управления вычислительных машин. Цель изобретения - уменьшение аппаратных затрат и расширение области применения. Для этого устройство микропрограммного управления содержит первый регистр адреса 1, первый дешифратор адреса 2, запоминающую матрицу 4 стандартных переходов, первую запоминающую матрицу переходов 5, регистр 6 стандартного перехода, первый регистр перехода 7, второй регистр адреса 8, второй дешифратор адреса 9, вторую запоминающую матрицу переходов 10, запоминающую матрицу 11 микроопераций, второй регистр перехода 12, регистр 13 микрокоманд, стековую память 14, первый дешифратор управления 15, первый регистр управления 16, второй дешифратор управления 17, второй регистр управления 18, мультиплексор 19, первый 20 и второй 21 элементы И и элемент ИЛИ-НЕ 22. 8 ил.

( ( ( ( и ( (11- р вь

1) 4627923) 24-24

2) 28.12,88

6) 23.11.90. Бюл. Ф 43

2) В.П.Вербицкий, А.A,Ìàçóðóê

П.О,Симкив

3) 681.32(088.8)

6) Авторское свидетельство СССР

1117637, кл. G 06 F 9/22, 1983.

1(ол. сов В.Г, и др. Проектировае узлов и систем автоматики и выслительной техники. — Л,: Знергоомиздат, 1983, с.49-51, рис. 2-20.

4) УСТРОЙСТВО МИКРОПРОГРАММНОГО УПВЛЕ1ПЬЧ

7) Изобретение относится к цифрой вычислительной технике и автома-. ке и может быть использовано в микпрограммных устройствах управления числительных машин, Цель изобретея — уменьшение аппаратных затрат и

2 расширение области грименения. Для этого устройство микропрограммного управления содержит первый регистр адреса 1, первый дешифратор адреса 2, запоминающую матрицу 4 стандартных переходов, первую з апоминающую матри-. цу переходов 5, регистр 6 стандартного перехода, первый регистр перехода

7, второй регистр адреса 8, второй дешифратор адреса 9, вторую запоминающую матрицу переходов 10, запоминающую матрицу 11 микроопераций, второй регистр перехода 12, регистр 13 микрокоманд, стековую память 14, первый дешифратор управления 15, первый регистр управления 16, второй дешифратор управления 17, второй регистр управления 18, мультиплексор 19, пср- фф вый 20 и второй 21 элементы И и элемент ИЛИ-ИГ 22. 8 ил. С:

160866 1

Изобретение относится к цифровой вычислительной технике и автоматике и может быть использовано в микропрограммных устройствах управления

5 вычислительных машин.

Целью изобретения является уменьшение аппаратных затрат и расширение области применения за счет реализации возможности анализа логических условий.

На фиг, 1 приведена функциональная схема устройства; на фиг.2 — функциональная схема стека; на фиг.3.— временная диаграмма работы. стека; на фиг.4 — временная диаграмма работы устройства в режиме ожйдания; на фиг,5 †. временная диаграмма загрузки и безусловного перехода; на фиг.6— временная диаграмма условного, .перехо- 20 да по нескольким направлениям; на фиг.7 — временная диаграмма перехода на микроподпрограмму; на фиг.8 — временная диаграмма возврата из микроподпрограммы. 25

Устройство микропрограммного уп:равления содержит первый регистр 1 ,адреса, первый дешифратор 2 адреса, выход 3, запоминающую матрицу 4 стандартных переходов, первую запоминающую матрицу 5 переходов, регистр 6, стандартного перехода, первый регистр

7 перехода, второй регистр 8 адреса, второй дешифратор 9 адреса, вторую запоминающую матрицу 10 переходов, запоминающую матрицу 11. микроопераций, второй регистр 12 перехода, регистр 13 микрокоманд, стековую память 14, первый дешифратор 15 управ— ления, первый регистр 16 управления, 40 второй дешифратор 17 управления, второй регистр 18 управления, мультиплексор 19, первый 20 и второй 21 элементы И, элемент ИЛИ-НЕ 22, первый 23 и второй 24 входы кода команды, вход 25 логических условий и тактовый вход 26, Стековая память (фиг.2) содержит формирователь 27 импульсов, реверсивный счетчик 28, блок 29 регистров, элемент 30 задержки и элемент НЕ 31.

Устройство представляет собой двухуровневое устройство микропро-, гр аммно r o упр авл ения, в к аждом ур овне которого используется метод принудительной адресации, конвейерность при формировании адресов и управляющих команд. В устройстве используется раздельная адресация микрокоманд, микрокоманд перехода в первом уровне, микрокоманд линейных участков во втором уровне.

В первом уровне матрица 4 и регистр 6 служат для формирования адреса перехода (возврата) к микроподпрограммам, матрица 5 и регистр 7 служат для формирования следующего адреса микрокоманды перехода, В поле адресов микрокоманд перехода выделен нулевой адрес, выполняющий функцию команды управления, при формировании которого на выходе дешифратора 15 возникает управляющий сигнал (УО), который осуществляет загрузку адресов и регистров 1 и 8 адреса.

Во втором уровне матрица 10 и регистр 12 служат для формирования адреса следующей микрокоманды, матрица

)1 и регистр 13 — для формирования самой микрокоманды, В поле адресов микрокоманд выделены три адреса, выполняющие функцию команд управления, при формировании которых на выходе дешифратора 17 появляются управляющие сигналы. Первый сигнал (Уl) производит запись в стек адреса микро- команды перехода, второй (У2) производит чтение из стека адреса микрокоманды перехода, третий (УЗ) осуществляет переход на новую ветвь микропрorpаммы.

Иультиплексор 19 имеет два управляющих входа, при подаче сигнала ло" гической единицы на первый управляющий вход на выходе появляется нулевая информация, при подаче сигнала логической единицы на второй управляющий вход на выходе появляется единица, при подаче логических нулей на оба управляющих входа на выходе — биты условий.

Регистры и стековая память имеют два управляющих входа, по входу С производится запись информации по переднему фронту управляющего импульса, по входу V логической единицей производится выборка регистра (стека), а логическим нулем установка выходов в высокоимпедансное состояние.

Устройство работает в следующих режимах: ожидания, загрузки, безусловного перехода, условного перехода по нескольким направлениям, вызова микроподпрограммы.

Работа устройства в режиме ожида" ния (фиг.4). не ад уп ло ре на си

17 т сы а за ре ре эл

8, вы вы ци па

17 лы пу ро ус ру из ле ст ре вы пе ма ру

Ам ду ве же уб бо ка ад то ро

12 ко ся

5 160866! я организации режима ожидания бходимо, чтобы по нулевому адресу атрице 5 выбирался нулевой адрес рокоманды перехода, в матрице 10ес, выполняющий функцию команды авления УЗ, а в матрице 11 — хотая микрокоманда ИкХ, В исходном состоянии на выходе стров 7 и 12 нулевая информация, выходе дешифратора 15 формируется нал УО, а на выходе дешифратора сигнал УЗ. Передним фронтом тового импульса в регистр 13 запиается холостая микрокоманда МкХ, регистр 18 — сигнал УЗ, который решает выборку регистра 12 и пеним фронтом производит sапись в истр 16 сигнала УО, который через мент 20 разрешает выборку регистра через элементы 21 и 22 запрещает орку регистров 6 и 7, разрешает орку регистра 1, Нулевая информас выходов регистров 1 и 8 постут соответственно на дешифраторы

9, на выходе дешифраторов 15 и формируются соответственно сигнаУО v УЗ. Следующими тактовыми имьсами информация на выходе регист16 и 18 управления не меняется и ройство находится в режиме ожидаформируя на выходе 3 последоваьность холостых микрокоманд.

Работа устройства в режимах загки и безусловного перехода (фиг.5).

Режим загрузки выполняется, если регистров 1 и 8 считывается не нуая информация, тогда на вход дератора 2 с выхода регистра попает адрес первой микрокоманды пеода Ап1, на вход дешифратора 9 с ода регистра 8 поступает адрес вой микрокоманды Амl и на выходах риц 10 и !1 соответственно формится адрес следующей микрокоманды и микрокоманда Мк-l, которые слем импульсом записываются соотственно в регистры 12 и 13, Этим импульсом с выхода регистра 18 рается сигнал УЗ, запрещается вы" ка регистра 8 и разрешается выборрегистра 12, с выхода которого ес Ам2 поступает на вход дешифраа 9, на выходе устройства 3 — микоманда Мкl, а на входах регистров и 13 формируется адрес следующей рокоманды Ам1 и микрокоманда Мк2, орые следующим импульсом эапишутв регистры и такт повторится.

Работа устройства в режиме услов" ного перехбда по нескольким направлениям (фиг,6).

Количество ветвей перехода опре.деляется количеством битов условий, поступающих на второй вход дешифратора 2, Для организации режима условного перехода необходимо, чтобы в матрице

4 по адресам, младшие адреса которых определяются битами условий, были записаны адреса микрокоманд на которые возможен переход, а в матрице 10 по адресу последней микрокоманды .линейного участка — адрес, выполняющий функцию команды управления УЗ.

При выдаче предпоследней микрокоманды линейного участка NKj-1 (фиг,б}

20 с выхода регистра 12 на вход дешифратора 9 поступает адрес последней микрокоманды линейного участка AMj, на выходе матрицы 11 формируется микрокоманда Мк1, а на выходе матрицы !О "

25 адрес, выполняющий функцию команды управления, и на выходе дешифратора

17 формируется сигнал УЗ. Адрес мик" рокоманды перехода Anl с выхода регистра 1 поступает на первый вход де3Q шифратора 2, на второй вход которого с выхода мультиплексора 19 поступают биты условия, на выходе матриц 4 и 5 формируется соответственно адрес,перехода по условию AMj и адрес следую35 щей микрокоманды перехода Ап2, Передним фронтом тактового импульса производится запись в регистр 13 микрокоманды Ик1 и в регистр !8 — сигнала

УЗ, который запрещает выборку регист4п ра 12 и передним фронтом производит запись в регистр 6 адреса перехода по условию Амд, в регистр 7 — адрес следующей микрокоманды перехода Ап2, снимает управляющий сигнал УО с вы45 хода регистра 16. Разрешается выборка регистра 6 и адрес микрокоманды

Ам1 поступает на вход дешифратора 9, на выходе матрицы 12 формируется адрес следующей микрокоманды Амд+1, а на выходе матрицы 11 микрокоманда

Ик1. Передним фронтом следующего импульса производится запись -информации в регистры 12 и 13, снимается сигнал УЗ, запрещается выборка регистра 6 и разрепается выборка регистра 12, на выходе матрицы 10 формируется адрес управления УЗ (при необходимости выполнения следующего перехода), который поступает на вход

1608661 дешифратора 17, и в следующем такте появляется управляющий сигнал УЗ, по которому происходит следующий переход по условию.

Для организации перехода на микро-. подпрограмму и возврата из нее в поле матрицы 5 для каждой микроподпрограммы выделен адрес Anni и адреса перехода на микроподпрограмму и возврата из нее записаны в матрице 4 соответственно по адресам, старшая часть которых Anni, а младшая 1 либо О, Работа устройства в режиме перехода на микроподпрограмму (фиг.7) .

Для организации перехода на микроподпрограмму необходимо, чтобы по адресу последней микрокоманды линейного участка Ам) в матрице lO был записан адрес, выполняющий функцию коман- 20 ды управления У2, по которому в матрице 10 записан адрес, выполняющий функцию команды управления УЗ, а в мат рице 11 - холостая микрокоманда.

Передним фронтом импульса в pe" 25 гистр 12 записывается адрес AMj и на выходе дешифратора 17 формируется сигнал У2. Передним фронтом следующего импульса в регистр 18 записывается сигнал У2, который производит запись в стек адреса микроподпрограммы Anni (фиг. 3) и поступает на второй управляющий вход мультиплексора 19, на выходе которого появляется единица. На выходе матрицы 4 формируется адрес первой микрокоманды микроподпрограммы Ам1, а н выходе матрицы 5

Формируется адрес первой микрокоманды перехода микроподпрограммы Anl, 13 регистр 12 записывается адрес, вы- 40 полняющий функцию команды У2, поступающий на вход дешифратора 9, а на выходе матриц JJ и )0 формируются соответственно холостая микрокоманда

ИкХ и адрес, выполняющий функпию ко- 45 манды УЗ, Передним фронтом следующего импульса в регистр 13 записывается холостая микрокоманда МкХ, а в регистр 18 — сигнал УЗ (снимается сигнал У2) и далее осуществляется пе- 50 реход на микроподпрограмму.

Работа устройства в режиме возврата из микроподпрограммьГ(фиг.8) 1

Для выполнения возврата из микроподпрограммл необходимо, чтобы по адресу последней микрокоманды микроподпрограммы управления Уl, по которому в матрице 10 был записан адрес, вы- полняющий функцию команды управления

УЗ, а в матрице 11 " холостая микрокоманда ИкХ.

Передним фронтом импульса в регистр 12 записывается адрес последней микрокоманды микроподпрограммы Ам1+п и на выходе дешифратора 17 формируется сигнал Уl. Передним фронтом следующего импульса в регистр 12 записывается адрес, выполняющий функцию команды Уl, в регистр 13 — последняя микрокоманда микроподпрограммы Мк1+и, в регистр 18 — сигнал Уl, который запрещает выборку регистра 7, поступает на первый управляющий вход мультиплексора )9, на выходе которого появляется нулевая информация, производит ,чтение стековой памяти 14, с выхода

1 которого адрес микроподпрограммы поступает на первый вход дешифратора

2, на выходе матрицы 4 формируется адрес микрокоманды возврата Ам)+1, а на выходе матрицы 5 — адрес следующей микрокоманды перехода Anj.

Передним фронтом следующего импульса в регистр 13 записывается холостая микрокоманда МкХ, а в регистр

18 — сигнал УЗ (снимается сигнал У2) и далее происходит переход на продолжение микроподпрограммы.

Формула изобретения

Устройство микропрограммного управления, содержащее первый и второй регистры адреса, первую и вторую запоминающие матрицы переходов, запоминающую матрицу стандартных переходов, регистр стандартного перехода, первый и в тор ой р е гис тры п ер ехо да, з ап оминающую матрицу микроопераций первый и второй дешифраторы адреса первый вход кода ко) манды устройства является информационным входом первого регистра адреса, выход которого соединен с первым входом дешифратора адреса, выходы которого соединены с входами первой запоминающей матрицы перехо" дов и запоминающей матрицы стандартных переходов, выход которой соединен с информационным входом регистра стандартного перехода, выход первой запоминающей матрицы переходов соединен с.информационным входом перво" го регистра перехода, второй вход кода команды устройства соединен с информационным входом второго регистра адреса, выход которого соединен с входом второго дешифратора адреса, выходы которого соединены с выходами 9 l60866l

P р г э л с д п д к

P д в!

0m апоминающей матрицы микроопераций и торой запоминающей матрицы перехоов, выход которой соединен с инфор" ационным входом второго регистра пе5 ехода, о т л и ч а ю щ е е с я тем, то, с целью уменьшения аппаратурных атрат и расширения области применея за счет реализации воэможности налива логических условий, оно соержит стековую память, регистр микокоманд, первый и второй дешифратоt управления, первый и второй рестры управления, первый и второй ементы И, элемент ИЛИ-НЕ и мультиексор, информационный вход которог соединен с входом логических усвий устройства, выход мультиплекра соединен с вторым входом первого ифратора адреса, первый управляюй вход мультиплексора соединен с рным входом элемента ИЛИ-НЕ, с нхом выборки стековой памяти и с пером выходом второго регистра управлея, второй выход которого соединен 25 вторым управляющим входом мультиексора и с входом записи стековой ти, информационный вход-выход торого соединен с выходом первого гистра перехода, с первым нходом gp рвого дешифратора адреса и с нхом первого дешифратора управления, од которого соединен с информаонным входом первого регистра управлення, выход которого соединен с входом выборки первого регистра адреса,, с первым входом первого элемента И, с инверсным входом второго элемента И и с вторым входом элемента

ИЛИ-НЕ, выход первого элемента И соединен с нходом выборки второго регистра адреса, ныход элемента ИЛИ-НЕ соединен с входом выборки первого регистра перехода, выход второго элемента И соединен с входом выборки регистра стандартного перехода, выход которого соединен с входом второго дешифратора адреса и выходом второго регистра перехода, вход выборки которого соединен с входами записи первого регистра перехода н первого реги тра управления, с вторым выходом первого н прямым входом второго элементов И и с третьим выхо" дом вт орого регистра управления, информационный вход которого соединен с ныходам второго дешифратора управления, вход которого соединен с выходом второй запоминающей матрицы перехода, тактовый вход устройства соединен с ьходами записи второго регистра упранления, второго регистра перехода и регистра микрокоманд, информационный нход которого соединен с ныходом запоминающей матрицы микроопераций, а выход янляется выходом устройства. !

1608661

Рщ 22 дхоти

uzi юилмд 7

Nsi

)&X

Галиа /атею

Ю.- АиИ ФФ

ЮаиаУФ

АиаУЮ

Cben818

Ebrxot

Лмс йРЯж

bwa даю

)ию дикюУ д -д » дилИ даем дило

Ик -ю длоУ Я

Ест, АУ/УО/ дыюУ Ф/УУ) дых Р М/Ю

&uoP Ю/УУ) юмгпд 1

Юиход 7 дх - Ьiкод f4 даяад Ю

bjao 3 даик f2 бюкодд

3608бб1

1608661

АУ Ю(юу

ЯьюУЮМ9

A4W Ю(И/

AeniFNlrs)

АмидI ЬиюУЮ : йиУ-АВШИЕ

АХ Мгю

8soAF

AeoAfht) ФаоРя аУ йжУФМ

aaxu8f. 8b/x4Pr - » я дикИР ю х дг

Pr f +en ni. нФх

Составитель Ю.Ланцов

Т ехред М. Ходанич Корректор М. Самбор ская

Редактор А.Шандор

"аказ 3617 Тираж 57) Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-издательский комбинат "Патент", г. Ужгород, ул. Гагарина, 101