Устройство автоматической подстройки частоты

 

Изобретение относится к радиотехнике и может быть использовано для частотно-фазовой автоподстройки частоты в синтезаторах частот, а также для подстройки гетеродина приемника для совмещения промежуточной частоты с частотой настройки усилителя промежуточной частоты. Целью изобретения является повышение быстродействия. Устройство содержит блок 1 корреляторов, дешифратор 2, блок 3 памяти, формирователь 4 сигналов фазового рассогласования, блок 5 сумматоров, управляемый генератор 6, формирователь 7 взаимно ортогональных сигналов, формирователь 8 последовательностей опорных импульсов, формирователь 9 ускоряющих импульсов, коммутатор 10 ускоряющих импульсов, формирователь 11 управляющего сигнала. Формирователь 11 содержит реверсивный счетчик 16, цифроаналоговый преобразователь 17 и фильтр нижних частот (ФНЧ) 18. В блоке 1 корреляторов сравнивается частота с управляемого генератора 6 с опорной частотой с формирователя 8. С помощью интеграторов 14 и 15 производится вычисление проекций сигнала генератора 6 на соответствующие опорные колебания. Сигнал на соответсвующем выходе дешифратора 2 соответствует определенному положению его вектора на фазовой плоскости, что запоминается в блоке 3 памяти. Импульс синхронизхации при переходе через координатную ось разрешает прохождение ускоряющих импульсов синхронизации на соответствующий вход формирователя 11. При этом импульс синхронизации то добавляется, то вычитается в реверсивном счетчике 16, образуя на выходе ФНЧ 18 постоянное напряжение, соответствующее точной синхронизации. Если за время такта фаза переходит в соседний координатный угол, то выделяется синхроимпульс, который поступает в формирователь 7 для подстройки генератора 6. Этот импульс также определяет направление синхронизации. 2 з.п. ф-лы, 1 ил.

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУбЛИК (s9)s Н 04 1 7!02

ГОСУДАРСТВЕННЫЙ КОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ

ПРИ ГКНТ СССР у„ .,;99 3 А8

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (21) 4404861/24-09 (22) 05.04.88 (46) 15,12.90, Бюл, N 46 (72) Л.Ф.Фадеев (53) 621,382 (088.8) (56) Авторское свидетельство СССР

t4 1338071, кл. Н 03 9 7/10, 1986, Авторское свидетельство СССР

hh 11331144447766, кл. Н 04 (27/22, 1985. (54) УСТРОЙСТВО АВТОМАТИЧЕСКОЙ

ПОДСТРОЙКИ ЧАСТОТЫ (57) Изобретение относится к радиотехнике и может быть использовано для частотнофазовой автоподстройки частоты в синтезаторах частот, а также для подстройки

„„. Ж„„1614119 А1 гетеродина приемника для совмещения промежуточной частоты с частотой настройки усилителя промежуточной частоты.

Целью изобретения является повышение быстродействия. Устройство содержит блок

1 корреляторов, дешифратор 2, блок 3 памяти, формирователь 4 сигналов фазового рассогласования, блок 5 сумматоров, управляемый генератор 6, формирователь 7 взаимно ортогональных сигHBflGB, формироBçTåëь 8 последовательностей опорных импульсов, формирователь 9 ускоряющих импульсов, коммутатор 10 ускоряющих импульсов, формирователь 11 управляющего сигнала, Формирователь 1-1 содержит ре1614119 версивный счетчик 16, цифроаналоговый преобразователь 17 и фильтр нижних частот (ФНЧ) 18. В блоке 1 корреляторов сравнивается частота с управляемого генератора 6 с опорной частотой с формирователя 8. С помощью интеграторов 14 и 15 производится вычисление проекций сигнала генератора 6 на соответствующие опорные колебания.

Сигнал на соответствующем выходе дешифратора 2 соответствует определенному положению его вектора на фазовой плоскости, что запоминается в блоке 3 памяти. Импульс синхронизации при переходе через коордиИзобретение относится к радиотехнике и может быть использовано для частотнофазовой автоподстройки частоты в синтезаторах частот, а также для подстройки гетеродина приемника для совмещения 5 промежуточной частоты с частотой настройки усилителя промежуточной частоты.

Целью изобретения является повышение быстродействия, На чертеже представлена структурная 10 электрическая схема устройства автоматической подстройки частоты.

Устройство автоматической подстройки частоты содержит блок 1 корреляторов, дешифратор 2, блок 3 памяти, формирователь 15

4 сигналов фазового рассогласования, блок

5 сумматоров, управляемый генератор 6, формирователь 7 взаимно ортогональных сигналов, формирователь 8 последователь- . ! ностей опорных импульсов, формирователь 20

9 ускоряющих импульсов, коммутатор 10 ускоряющих импульсов, формирователь11 управляющего сигнала.

Блок 1 корреляторов содержит перемножители 12 и 13, интеграторы 14 и 15. 25

Формирователь 11 управляющего сигнала содержит реверсивный счетчик 16, цифроаналоговый преобразователь (ЦАП)

17 и фильтр нижних частот (ФНЧ) 18.

Формирователь 4 сигналов фазового 30 рассогласования содержит элементы И 1934 и элементы ИЛИ 35-40.

Формирователь 9 ускоряющих импульсов содержит первый и второй блоки элементов И 41 и 42 и элемент ИЛИ 43. 35

Блок 5 сумматоров содержит сумматоры 44 и 45, усилители 46 и 47 постоянного тока.

Коммутатор 10 ускоряющих импульсов содержит элементы ИЛИ 48-50, RS-тригге- 40 ры 51-53, элементы И 54-56, натную ось разрешает прохождение ускоряющих импульсов синхронизации на соответствующий вход формирователя 11. При этом импульс синхронизации то добавляется, то вычитается в реверсивном счетчике

16, образуя на выходе ФНЧ 18 постоянное напряжение, соответствующее точной синхронизации, Если за время такта фаза переходит в соседний координатный угол, то выделяется синхроимпульс, который поступает в формирователь 7 для подстройки генератора 6. Этот импульс также определяет направление синхронизации, 2 з.п. ф-лы, 1 ил.

Первый блок элементов И 41 формирователя 9 ускоряющих импульсов содержит элементы И 57-60.

Второй блок элементов И 42 формирователя 9 ускоряющих импульсов содержит элементы И 61 — 64.

На чертеже позициями 65 — 84 обозначены соответствующие связи, Устройство автоматической подстройки частоты работает следующим образом.

В блоке 1 корреляторов сравнивается частота сравнения с формирователя 7, сформированная из частоты. управляемого генератора 6 с опорной частотой, сформированной формирователем 8.

Два взаимно ортогональных сигнала с частотой управляемого генератора 6 с выхода формирователя 7 перемножаются на пе.ремножителях 12 и 13 блока 1 корреляторов с опорным сигналом с первого выхода формирователя 8. Через получаемые на выходах интеграторов 14 и 15 (со сбросом) напряжения производится вычисление проекций сигнала управляемого генератора 6 на соответствующие опорные колебания s двух подканалах с последовательно включенными в каждом сумматоре 44 (45) и усилителем

46 (47) блока сумматоров 5. Увеличение на два числа зависимых каналов вызвано, чтобы увеличить число координатных углов и тем самым количество переходов сигнала через ось опорного сигнала.

Постоянные напряжения с выходов интеграторов 14 и 15 поступают на входы соответственно сумматоров 44 и 45, Напряжения на выходах сумматоров 44 и 45, имеющие те же знаки, что и проекции сигнала на соответствующее опорное колебание, подают для усиления на усилители 46 и

47, сигналы с которых следуют на дешифратор 2, 1614119

55

Сигнал на соответствующем выходе дешифратора 2 соответствует определенному положению его вектора на фазовой плоскости. Положение вектора сигнала на фазовой плоскости во времени(п-1)-готакта запоминается в одном из триггеров блока 3 памяти.

Сигналы (и-1)-го и и-ro тактов с дешифратора

2 и блока 3 памяти поступают на соответствующие элементы И 19 — 34 формирователя 4 и соответствующие элементы И 57 — 64 формирователя 9.

При переходе через координатную ось на выходе элементов ИЛИ 35 либо 36 формирователя 4 в зависимости от знака разности частот появляется импульс синхронизации, который в коммутаторе 10 через элемент ИЛИ

48 поступает на S-вход RS-триггера 51, устанавливает его e единичное состояние и разрешает прохождение ускоряющих синхроимпульсов с формирователя 9 через элемент И 54. Одновременно этот импульс через элементы ИЛИ 49 или 50 поступает на вход формирователя 11, а также на попарно объединенные R-вход RS-триггера 52 и Sвход RS-триггера 53 и на попарно объединенные S-вход RS-триггера 52 и R-вход

RS-триггера 53, Импульс синхронизации по переходу через координатную ось разрешает высоким потенциалом с выхода RS-триггера 52 или 53, поступающим на элементы И

55 и 56, прохождение ускоряющих импульсов синхронизации с выхода элемента И 54 на соответствующий вход формирователя

11 и запрещает их прохождение rio другому входу. При наступлении режима слежения импульс синхронизации поочередно будет находиться то нэ одном, то на другом входе формирователя 11. Импульс синхронизации будет то добавляться, то вычитаться в реверсивном счетчике 16, образуя на выходе ФНЧ

18 постоянное напряжение, соответствующее точной синхронизации.

В исходном состоянии в реверсивный счетчик 16 записано число, которому на выходе ЦАП 17 соответствует постоянное напряжение, с помощью которого устанавливается середина полосы захвата и удержания, На суммирующий вход реверсивного счетчика 16 поступают сигналы синхронизации отрицательных уходов частоты, на вычитающий— сигналы синхронизации положительных уходов частоты, При. поступлении импульсов синхронизации на суммирующий вход число в реверсивном счетчике 16 будет увеличиваться относительно первоначально уста-. новленного, управляющее напряжение на выходе ЦАП 17 будет расти таким образом, чтобы выравнять частоты сравнения или разность их сделать постоянной.

В начале работы при несовпадении частот сравнения управляемого генератора 6 и формирователя 8 набег фазы происходит в одну или другую сторону относительно координатной оси в зависимости от знака разности этих частот, Переход фазы в соседний координатный угол определяется опросом с частотой тактирования, создаваемой формирователем 8 по второму и третьему выходам соответственно для считывания информации с блока 3 памяти и сброса интеграторов 14 и 15.

Если за время такта фаза переходит в соседний координатный угол, то выделяется синхроимпульс, который поступает в фор- мирователь 11 для подстройки частоты управляемого генератора 6. Этот импульс определяет направление синхронизации.

Одновременно этот импульс разрешает с каждым тактом прохождение ускоряющих синхроимпульсов с выхода формирователя

9 по установленному направлению синхронизации с помощью коммутатора 10. В режиме слежения вектор сигнала будет флуктуировать около одной координатной оси.

Формула изобретения

1. Устройство автоматической подстройки частоты, содержащее последовательно соединенные дешифратор, блок памяти и формирователь сигналов фазового рассогласования, последовательно соединенные формирователь управляющего сигнала и управляемый генератор, последовательно соединенные формирователь последовательностей опорных импульсов и блок корреляторов, причем другие входы формирователя сигналов фазового рассогласования подключены к соответствующим выходам дешифратора,отл и ча ющееся тем,что,с целью повышения быстродействия, введены последовательно соединенные формирователь ускоряющих импульсов и коммутатор ускоряющих импульсов, выходы которого подсоединены к соответствующим входам формирователя управляющего сигнала, а также блок сумматоров и формирователь взаимно ортогонэльных сигналов, при этом выход управляемого генератора подсоединен к входу формирователя взаимно ортогональных сигналов, выходы которого подсоединены к соответствующим информационным входам блока корреЛяторов, выходы которого подсоединены к соответствующим входам блока сумматоров и дешифрэтора, другие входы которого подключены к соответствующим выходам блока суммэторов, второй и третий выходы формирователя последовательностей опорных импульсов подсоединены: соответственно к

1614119

Составитель В.Орлов

Техред М.Моргентал

Корректор Э.Лончакова

Редактор Е.Копча

Заказ 3898 Тираж 524 Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж 35, Раушская наб., 4/5

Производственно-издательский комбинат "Патент", г, Ужгород, ул,Гагарина, 101 сбросовому входу блока корреляторов и управляющему входу блока памяти, первый и второй выходы формирователя сигналов фазового рассогласования подсоединены соответственно к первому и второмууправляющим входам коммутатора ускоряющих импульсов, выходы блока памяти подсоединены к соответствующим первым входам формирователя ускоряющих импульсов, вторые входы которых подключены к соответствующим третьим выходам формирователя сигналов фазового рассогласования, причем вход формирователя последовательностей опорных импульсов, вход начальной установки коммутатора ускоряющих импульсов и дополнительный выход управляемого генератора являются соответственно информационным входом, входом начальной установки и выходом устройства.

2. Устройство по п.1, о т л и ч а ю щ ее с я тем, что формирователь управляющего сигнала содержит последовательно соединенные реверсивный счетчик, цифроаналоговый. преобразователь и фильтр нижних частот, причем входы реверсивного счетчи5 ка и выход фильтра нижних частот являются соответственно входами и выходом формирователя управляющего сигнала.

3. Устройство по п.1, о тл и ч а ю ще10 е с я тем, что формирователь ускоряющих импульсов содержит первый и второй блоки элементов И и элемент ИЛИ, входы которого подключены к соответствующим выходам

nepeoro и второго блоков элементов И, при15 чем первые входы первого и второго элементов И, вторые входы первого и второго элементов И и выходы элемента ИЛИ являются соответственно первыми и вторыми входами и выходом формирователя ускоря20 ющих импульсов.