Устройство для сопряжения эвм с абонентом

 

Изобретение относится к вычислительной технике и может быть использовано в системах для сопряжения устройств, осуществляющих обмен информацией. Целью изобретения является расширение области применения за счет обеспечения обмена информацией между разноскоростными, а также синхронными и асинхронными источниками и приемниками информации. Устройство содержит два блока памяти, дешифратор, два счетчика, четыре триггера, семнадцать элементов И, восемь элементов ИЛИ, два элемента И-Не, элемент НЕ, восемь групп элементов И, две группы элементов ИЛИ. 2 ил.

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК

А1

„„ЯОы1615729 (51)5 G 06 F 13/00

ОПИОАНИЕ ИЗОБРЕТЕНИЯ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ

ПРИ ГКНТ СССР

К А BTOPCHOMV СВИДЕТЕЛЬСТВУ

f (21) 4643341/24-24 (22) 27. 01. 89 (46) 23. 12. 90. Бюл. Р 47 (72) В. Н. Корзун и В. И. Тихон (53) 681.325(088.8) (56) Авторское свидетельство СССР

Ф 225562, кл. G 06 F 9/00, 1965.

Авторское свидетельство СССР

Ф 481895,. кл. G 06 F 13/00, 1972; (54) УСТРОЙСТВО ДЛЯ СОПРЯЖЕНИЯ ЭВМ

С АБОНЕНТОМ. (57) Изобретение относится к вычислительной технике и может быть испольИзобретение относится к вычислительной технике и может быть использовано в системах для сопряжения устройств, осуществляющих обмен информацией.

Цель изобретения — расширение области применения за счет обеспечения обмена информацией между разноскорост ными, а также синхронными и асинхронными источником и приемником информациие

На фиг. 1 представлена блок-схема устройства; на фиг. 2 — схема блока памяти..

Устройство (фиг. 1) содержит элементы И 1 и 2, группу элементов И 3, элементы И 4 и 5, группу элементов

И 6, элемент И 7, группу элементов И 8, элемент И 9, группу элементов

И 10, элементы И 11-14, триггер 15, элемент ИЛИ 16, вторую группу элемен, тов ИЛИ 17, бпоки 18 и 19 памяти, 2 зовано в системах для сопряжения устройств, осуществляющих обмен информацией. Целью изобретения является расширение области применения за счет обеспечения обмена информацией между разноскоростными, а также синхронными и асинхронными источниками и приемниками информации. Устройство содержит два блока памяти, дешифратор, два счетчика„ четыре триггера, семнадцать элементов И, восемь элементов ИЛИ, два элемента И-НЕ, элемент НЕ, восемь групп элементов И, две группы элементов И?И. 2 ил. элемент И 20, элемент НЕ 21, элементы

ИЛИ 22 и 23, И 24, счетчики 25 и 26, Д элементы ИЛИ 27 и 28, И 29, ИЛИ 30, группы элементов И 31 и 32, элементы; ©, И 33, И-НЕ 34, ИЛИ 35, И 36, дешифратор 37, элемент ИЛИ 38, триггеры 3941, первую группу элементов ИЛИ 42, © элемент И 43, группу элементов И 44, элемент И 45, группу элементов И 46, элемент И-НЕ 47, входы 48-55, внутрен- .ЯР ние входы и выходы 56- I06 и выходы

107-110.

Блоки 18 и 19 памяти содержат (фиг. 2) дешифратор 111, элемент НЕ

112, группы элементов И 113 и 114, ф группу регистров 115, группу элемеНтов ИЛИ 116, входы 117-119, внутренние входы и выходы 120-124 и выходы

125.

Устройство может использоваться при организации обмена информацией как однотипных (синхронных или асинl 6l 5729 ..хронных), так и разнотипных (синхронного с асинхронным) источником и при емником информации.

Устройство работает, например, при сопряжении ЭВМ с аппаратом магнитной записи (канал вывода ЭВМ синхронный, канал ввода - асинхронный, аппарат ,магнитной записи — синхронное устройство) следующим образом.

1Î

К каналу вывода ЭВМ подключаются входы 48-52 устройства, к каналу ввода ЭВМ - выходы 109 и 110 устройства.

Выходы 107 и 108 устройства подключаются к соответствующим входам аппара- 15 та магнитной записи, а входы 53-55— к соответствующим выходам аппарата

1 магнитной записие

Режим работы устройства задается

1. при подаче на входы 48 устройства и дешифратора 37 кода соответствующей ! ,команды. При выводе информации из ЭВМ на входы 48 устройства и дешифратора н и

37 формируется код команды Вывод ,При этом триггер 39 устанавливается . 25 ! в единичное состояние, т.е. на выходе

; 100 триггера 39 и на соответствующих входах элементов И 43 1, 2 и группп элементов И 44 и 52 устанавливается

:высокий (разрешающий) потенциал, а на выходе 101 триггера 39 и на соет:ветствующих входах элементов И 45, :36, 5, 4, групп элементов И 46 и 6 -", низкий (запрещающий) потенциал, При

:этом в устройстве разрешаются два параллельных процесса: запись информа1 ции и сигнала сопровождения информации (стробирует каждое слово информа-, ции) от ЭВМ в блок 18 или 19 памяти (определяется состоянием триггера 15) и вывод информации из блока 19 или 18 памяти (определяется состоянием триггера 15) на аппарат магнитной. записи..

Если триггер 15 в единичном состоянии (на выходах 70 и 71 триггера 15 соответственно высокий и низкий потен- циалы)., запись информации разрешается в блок 19 памяти, а чтение - из блока

18 памяти. При этом высокий разрешаю"

1 щий потенциал подается с выхода 70 триггера l5 на соответствующие входы элемента И 9 и группы элементов И 10,, элементов И- 11, 14 и 47.

Слово информации с входов 52 уст ройства и группы элементов И 3 через группу элементов И 3 (на вторых входах, элементов И разрешающий высокий потенциал с выхода 100 триггера 39), группу элементов ИЛИ 17, группу элементов

И I0 (на вторых входах элементов И разрешающий высокий потенциал с выхода 70 триггера 15) подается на входы

65 блока l9 памяти. Сигнал сопровождения с входа 51 устройства и элемента И 3 через элемент И 2 (на втором входе элемента И высокий разрешающий ь потенциал с выхода 100 триггера 53) элемент NJIN 10, элемент И 9 подается на вход 64 блока 19 памяти. Одновременно на вход 106 блока 19 памяти с

I выхода 106 элемента И 47 подается низкий разрешающий запись в блок 19 памяти (нг фчг. 2 вход 119 элементов

НЕ 112 и элементов И 113) потенциал, так как сигнал сопровождения слова и информации с выхода 72 элемента ИЛИ

16 через элемент И 1! .,на входе 72 элемента И 11 высо-.;ий разрешающий потенциал с выхода 70 триггера 15„1 и элемент ИЛИ 38 подается на вход 105 элемента И 47, на вход 70 которого подан высокий разрешающий по.:;нциал с выхода 70 триггера 15.

Кроме того, на входы 82 (старший разряд) и 83 блока 19 памяти (на фиг. 2 входы 1";8 депжфратора l11) подается код адреса ячейки памяти (содержимого сче -иков .?5). Кот, адреса ячейки памяти формируется в данном случае по заднеь у фронту сигнала сопрозо,девин, который с выхода

66 элемента И 11 через элемент ИЛИ 22 подается на счетный вход 76 счетчика

26. При этом код адреса подается на входы l18 дешифратора 111 и на одном из выходов 120 дешифратора 111 (определяется кодом адреса) формируется разрешающий сигнал,, который через соответствующий элемент И 113 (на втором входе 121 элемента И высокий разрешающий потенциал) нодаетс:- на вход 122 разрешения записи в соответствующий регистр 115. Таким образом организует ся запись слова информации и значения бита сопровождения в соответствующую ячейку памяти.

По заднему фронту сигнала сопровождения слова информации содержимое счетчика 26 увеличивается на единицу и снимается разрешаюший запись потенциал с входа 106 блока 19 памяти (ус- танавливается высокий потенциал на выходе 106 элемента И 47 и низкий на входах l?1 элементов И 113). Следую- щее слово информации и би сопров=;:— дения записываются в реги"тр 115, соответствующий новому (большему на еди15729 6

30

5 16 единицу) адресу (содержимому счетчика 26) и т.д.

Одновременно с приемом информации и ее записью в блок 19 памяти осущест вляются чтение информации из блока 18 памяти и ее вывод из устройства. Чтение информации из блока 18 памяти раз.. решается высоким потенциалом с выхода 92 элемента И-НЕ 34 (на входе 71 элемента И-НЕ 34 низкий потенциал, так как триггер 15 находится в единичном состоянии). При этом на входах 119 элементов И 114 присутствует высокий разрешающий потенциал, так как на входе 71 элемента И-НЕ 34 поддерживается низкий потенциал, так как на входе 71 элемента И-НЕ 34 поддерживается низкий потенциал (триггер 15 находится в единичном состоянии). Код адреса (содержимое счетчика 25) подается на входы 80 (старший разряд) и 81 блока 18 памяти (входы 118 дешифратора 1I1).

Содержимое счетчика 25 (код адреса) формируется в данном случае по заднему фронту синхросигнала, который

O с входа 50 устройства для сопряжения через элемент И 1, элемент И 20 (на входе 70 элемента И 20 высокий потенциал) и через элемент ИЛИ 23 подается на счетный вход 77 счетчика 25.

Высокий потенциал с одного из выходов

120 дешифратора 111 подается через соответствующий элемент И 114 на вход

123 разрешения чтения регистра 115.

Содержимое регистра 11.5 через элементы ИЛИ 116 подается на входы 74 группы элементов 31. При наличии на входе

50 устройства синхросигнала, который через элемент И 1 (на входе 110 элемента И 1 высокий потенциал с соответствующего выхода триггера 39) и элемент И 20 (на входе 70 элемента

И 20 высокий потенциал с соответствующего выхода триггера 15) подается на вход 78 группы элементов И,31, поэтому содержимое регистра 115 через группу элементов И 31 через группу элементов ИЛИ 42 м группу элементов И 44 (на входах l10 группы элементов И 44 высокий потенциал с выхода 100 триггера 39) подаются на выходы 108 устройства.

По заднему фронту синхросигнала на входе 50 устройства снимается разрешающий потенциал с выходов 78 группы элементов И 31 и регистр 115 отключается от выходов 108 устройства. Кроме тога, по заднему фронту синхросигнала увеличивается на единицу содержимое счетчика 25. Поэтому при появлении на входе 50 устройства следующего синхросигнала через группу элементов И 31 к выходам устройства подключаются выходы следующего регистра

115 и т.д.

Очевидно, что скорость вывода на выходы 108 устройства слов информации (слово информации и бит сигнала сопровождения) определяется частотой синхросигнапов, подаваемых на вход

50,устройства.

Оба параллельных процесса (запись слов информации и сигналов сопровож" дения соответственно входов 52 и 51 устройства в блок 19 памяти и вывод информации и битов сопровождения из блока 19 памяти на выходы 108 устрой-" ства) протекают без изменения до появления единицы в старшем разряде (потенциала нм выходе 80) счетчика 25.

При этом высокий потенциал с выхода 80 счетчика 25 через элементы

ИЛИ 27 и И 29 (на втором входе элемента И 29 устанавливается высокий разрешающий потенциал при отсутствии сигнала сопровождения на входе 51 устройства) подается на входы 88

"Сброс" счетчиков 25 и 26 (счетчики

25 и 26 устанавливаются в исходное нулевое состояние) через элемент

ИЛИ 35 на счетный вход 93 триггера

15 (триггер 15 переключается в нулевое состояние) и через элементы ИЛИ

28 и И 43 на выход 107 устройства.

При этом высокий разрешающий потен.циал с выхода 71 триггера 15 подается на входы 71 элемента И 7 и группы элементов И 8 (разрешается запись слов информации и битов сопровождения в блок 18 памяти), на вход 71 элемента И 12 (разрешается формирование сигналов разрешения записи на вход

92 блока 18 памяти и сигналов сопровождения на счетный вход 77 счетчика

25), на вход 71 элемента И 24 (разрешается подача на входы 79 группы элементов И 39 синхросигналов, разрешающих подачу слов информации и бита сопровождения с выходов 75 блока 19 памяти через группу элементов И 32, группу элементов ИЛИ 42 и группу элементов И 44 на выходы 108 устройства, а также через элемент ИЛИ 22 синхросигналов на счетный вход 76 счетчика 26).

1615729

Таким образом, разрешаются два па раллельных процесса, однако запись .слов информации и битов сопровождения разрешается в блок 18 памяти, а чтение из блока 19 памяти и т.д. до

5 появления высокого потенциала на выходе 82 старшего разряда счетчика 26, :который устанавливает в исходное ну левое состояние оба счетчика и т.д., 1О ! как описано.

Таким образом, вывод информации осуществляется в данном случае из ЭВМ на аппарат магнитной записи. Вход ! 50 может быть подключен и к выходу ,принимающего устройства. При вводе ,информации в ЭВМ на входы 48 устройст ва и дешифратора 37 формируется код команды "Ввод". При этом триггер 39 устанавливается в нулевое состояние, т.е. на выходе 101 триггера 39 и на соответствующих входах элементов И 45, 36 и 5 и 4 и групп элементов

И 46 и 6 устанавливается высокий разрешающий потенциал, а на выходе 25

100 триггера 39 и на соответствующих .входах элементов И 43, 1 и 2 и групп элементов И 3 и 44 - низкий разрешающий потенциал.

При этом в устройстве, как и в.предыдущем случае, разрешаются два па:раллельных процесса.

1. Запись информации и битов сопровождения соответственно с входов 55 и 54 устройства в блок 18.или 19 па мяти (определяется состоянием тригге-, 35 ра 15), а также прием от абонента (вход 53 устройства) сигнала запроса на обслуживание и формирование по сит налу запроса на обслуживание потенциала на выход 109 устройства. При этом 4О сигнал с выхода 59 элемента И 4 подается на соответствующий вход триггера

41 и устанавливает его в нулевое со- i стояние. Высокий потенциал с выхода

103 триггера 41 подается через элемент И 45 на выход 109 устройства. ,2. Вывод информации из блока 19, или 18 памяти (определяется состоянием триггера 15) в ЭВМ.

Оба процесса аналогичны описанным., 50

Однако переключение состояний тригге- ра 15 в отличие от описанного осущест». вляется по сигналам запроса на обслу-. живание, подаваемым на вход 53 устрой" ства и элемента И 4. При этом сигнал 55 с выхода 59 элемента И 4 подается через элемент ИЛИ 35 на счетный вход

93 триггера 15. Кроме того, вывод слов информации из блоков 18 и 19 осуществляется по сигналам запроса слова, формируемым принимающим устройством (в данном случае ЭВМ), работающем в асинхронном режиме обмена, на вход 49 устройства для сопряжения.

Непосредственно вывод блока информации иэ блока 18 или 19 памяти (определяется состоянием триггера 15) осуществляется следующим образом. На входы 48 устройства подается код команды "Чтение" и сигналом с выхода 98 дешифратора 37 триггер 40 устанавливается в единичное состояние. Высокий потенциал с выхода 102 триггера 40 подается на соответствующий вход элемента И 33 и разрешает прием сигналов запроса слова, которые через элементы

И 33 и 36 и элемент И 14 или 13 (зависит от состояния триггера 15) подаются на счетный вход соответствующего счетчика. Дальнейшее течение процесса аналогично описанному, IIo окончании приема блока данных на входы 48 устройства подается код команды "Сброс" и сигналом с выхода

99 дешифратора 37 триггер 40 устанавливается в нулевое состояние (с выхода 102 триггера 40 снимается высокий разрешающий потенциал), а триггер 41, в единичное состояние. На выходе 109 устройства устанавливается нулевой потенциал.

Оканчивается процесс подачей на входы 48 устройства кода команды

"Сброс счетчика". При этом сигналом с выхода 97 дешифратора 37 через эле менты ИЛИ 27,.И 29 и счетчики 25 и

26 устанавливаются в исходное нулевое состояние. Оба процесса в данном случае должны быть упорядочены во времени, т.е. сигнал запроса на обслуживание на входе 53 устройства должен формироваться после записи в блок

18 или 19 памяти (зависит от состояния триггера 15) блока данных, вывод блока данных из блока 19 или 18 памяти (непосредственно формирование на входы 48 устройства кода команды

"Сброс счетчика"), должны быть обеспечены до начала записи в блок 19 или

18 памяти нового блока данных.

Таким образом, предлагаемое уст-,. ройство в отличие от известногс обеспечивает сопряжение синхронных устройств с различной скоростью обмена.

Согласование скоростей сбмена синхронных устройств обеспечивается вклю чением в состав устройства для сопряжения двух блоков памяти, При этом

729 iO ет при готовности к обмену сигнал ro товности к обмену (вход 53 устройст ва)..Устройство формирует и выдает на выход 109 потенциал готовности к

5 обмену. Приемник формирует на входы

Il lt

48 устройства коды команд Сброс

"Сброс счетчиков" и "Чтение". Устройство снимает потенциал с выхода 109.

Дальше организуется процедура непосредственного обмена инАормацией,, которая заключается в следующем. Источник Аормирует сигнал на вход 53, слово и.ьформации на входы 55 и сигнал сопровождения на вход 54 устройства, которое Аормирует потенциал на выход

109. Приемник формирует сигнал на вход 49 (устройство обеспечивает вывод слова информации на выходы 110), 20 а также формирует и выдает команды

"Сброс", Сброс счетчиков" и "Чтение".

Устройство снимает потенциал с выхода 109 и т.д.

Таким образом, предлагаемое уст25 ройство в отличке от известного обеспечивает обмен не только однотипных

1 (синхронных с одинаковой скоростью обмена или асинхронных), но и разнотипных (синхронных с различными скоро30 стями обмена данными, а также синхронных с асинхронными.

9 1615 одновременно обеспечиваются прием данных в один из блоков памяти и вывод данных из другого блока памяти, а также автоматическое переключение бло-. ков памяти после окончания вывода дан-ных из устройства для сопряжения. Ав-. томатическое переключение блоков памя--. ти обеспечивается при переполнении счетчика адреса, обслуживающего блок памяти, из которого выводятся данные..

При этом сигнал переполнения передает-. ся на счетный вход триггера, управля— å потенциалы с выходов которого обеспечивают коммутацию блоков памяти в устройстве для сопряжения.

Скорость вывода данных регулируется подачей синхропоследовательности на вход 50 устройства. Изменение частоты поступления сигналов в синхропоследовательности обеспечивает изменение скорости вывода данных. При этом вход 50 устройства может быть подключен как к источнику, так и к приемникуe

В отличие от известного предлагаемое устройство обеспечивает также сопряжение разнотипных (синхронных и асинхронных) устройств. При этом обес" печивается после приема в блок 18 или 19 памяти (зависит. от состояния триггера 15) Аормирование потенциала запроса на обслуживание а асинхронный приемник на выходе 109 устройства. Считывание слов информации и битов сопровождения обеспечивается по сигналам запроса слова данных, передаваемых на Вход 49 устройства после приема запроса с выхода 109 устройства. Кроме того, обеспечивается преобразование бита сопровождения (записывается в блок памяти совместно со словом данных) в сигнал сопровождения слова данных на выходах 110 устройства.

Предлагаемое устройство обеспечивает также сопряжение асинхронных (источника и приемника) устройств.

В этом случае к источнику подключаются входы 53-55 и выход 109 устройства, к приемнику выходы 109 и 110 и входы 48 и 49 устройства.

Обмен информацией через устройство осуществляется следующим образом.

Приемник формирует на входы 48 устройства коды команд "Ввод" и "Чтение" (по включение). Выполняется процедура подготовки к обмену, которая заключается в следующем. Источник формируформула изобретения

35:

Устройство для сопряжения ЗВИ с абонентом, содержащее восемь групп элементов И, дешифратор, два элемента ИЛИ, причем первые входы элементов

И первой группы образуют группу вхо40 дов устройства для подключения к группе информационных выходов ЭВМ, группа входов дешифратора образует группу входов устройства для подключения к группе командных выходов ЭВМ, первые входы элементов И второй группы образуют группу входов устройства для подключения к группе информационных выходов абонента, выходы элементов И третьей группы образуют группу выходов устройства для подключения к группе информационных входов ЭВК, выходы элементов И четвертой группы образуют группу выходов устройства пля подключения к группе инАориационных входов абонента, о т л и ч а ющ е е с я тем, что, с целью расширения области применения за счет обеспе" чения обмена информацией между разноскоростными, а также синхронньнщ и

5729

Ы

55 асинхронными источником и приемником и формации, B устройство введены два б ока памяти, четыре триггера, два советчика, семнадцать элементов И, две1 группы элементов ИЛИ, шесть элементов

HtlIH два элемента И вЂ” НЕ, элемент НЕ, причем первые входы первого, второго и третьего элементов И являются входаустройства для подключения соответственно к выходам чтения, синхронизаи и стробирования ЭВМ„ первые входы етвертого и пятого элементов И являтся входами устройства для подключеия соответственно к выходам запроса а обслуживание и стробирования абонентаа, выходы шестого и седьмого элеентов И являются выходами устройства я подключения соответственно к ходам запроса на обслуживание 3BN и тробирования абонента, при этом .перый и второй выходы дешифратора соединены соответственно с единичным и нулевыми входами первого триггера, диничный выход которого соединен с торыми входами второго и третьего злементов И, элементов И первой группы, с первыми вхбдами .элементов И чет= фертой группы, с первым входом седьмого элемента И, второй вход которого соединен с выходами первого элемента ШИ, первый вход которого соединен с ресным входом первого блока памяти, первым входом второго элемента ИЛИ, выходом старшего разряда первого четчика, группа выходов младшего разряда которого соединена с группой

,адресных входов первого блока памяти, :синхровход которого соединен с выходом восьмого элемента И, первый вход которот о соединен с первыми входами элементов И пятой группы, с первыми входами девятого, десятого и одиннадцатого элементов И, с первым входом первого элемента И-НЕ, с нулевым выходом второго триггера, счетный вход которого соединен с выходом третьего элемента ИЛИ, первый вход которого соединен с нулевым входом третьего триггера и с выходом четвертого элемента И, второй вход которого соединен с вторым входом пятого элемента

И, вторыми входами элементов И второй группы, нулевым выходом;-первого триггера, первым входом шестого элемента

И, первыми входами элементов И третьей

1 группы, первым входом двенадцатого элемента И, второй вход которого соединен с выходом первого элемента. И, 12 второй вход которого соединен с еди-, ничным выходом четвертого триггера, единичный вход которого соединен с третьим выходом дешифратора, четвертый выход которого соединен с нулевым входом четвертого триггера и единичным входом третьего триггера, нулевой выход которого соединен с вторым входом шестого элемента И, вторые входы элементов И четвертой группы соединены с вторыми входами элементов И третьей группы и выходами элементов ИЛИ первой группы, первые и вторые входы ко- торых соединены соответственно с выходами элементов И шестой и седьмой групп, первые входы которых соединены соответственно с группами информационных выходов первагo H BToporo блоков памяти соответственно, группы информационных входов которых соеди- нены соответственно с выходами элементов И пятой и восьмой групп, выходы элементов И первой и второй групп соединены соответственно с первыми и вторьпчи входами элементов ИЛИ второй группы, выходы которых соединены с вторымч входами элементов И пятой группы и первыми входами элеменЗр тов И восьмой группы, вторые входы элементов И восьмой группы соединены. с первыми входами тринадцатого, четырнадцатого, пятнадцатого и шестнадцатого элементов И, единичным выходом второго триггера и первым входом второго элемента И-НЕ, выход которого соединен :. входом записи чтения второго блока памяти, синхровход которогo соединен с выходом тринадцатого

® элемента И, второй вход которого соединен с вторыми входами восьмого, девятого и четырнадцатого элементов

И, с-выхоцом первого элемента ИЛИ и входом элемента НЕ выход которого соединен с первым входом семнадцатого элемента И, второй вход которого соединен с выходом второго элемента

ИЛИ, второй вход которого соединен с, вторым входом второго элемента ИЛИ, выходом старшего разряда второго счетчика и .адресным входом второго блока памяти, группа адресных входов которого соединена с группой выходов .. младших разрядов второго счетчика, установочный вход которого соединен с установочным входом первого счетчика, вторым входом третьего элемента.

ИЛИ и выходом семнадцатого элемента

И, пятый выход дешифратора соединен

1б15729!

Фиг.7 с третьим входом второго элемента

ИЛИ, выходы третьего и пятого элементов И.,соединены соответственно с первым и вторым входами четвертого эле -. и 5 мента ИЛИ, выход второго элемента И соединен с вторым входом одиннадцатого элемента И и вторым входом шестнадцатого элемента И, выход которого соединен с вторыми входами элементов

И шестой группы, с первым входом пятого элемента ИЛИ и первьм входом-шестого элемента ИЛИ, выход которого соединен с BTopbM входом первого элемента И-НЕ, выход которого соединен с входом эаписи/чтения первого блока памяти, выход двенадцатого элемента

h соединен с вторыми вхоДами десятого и пятнадцатого элементов И. выходы которых соединены соответственно с первым входом седьмого элемента ИЛИ и вторым входом пятого элемента ИЛИ, выходы которых соединены соответственно со счетными входами второго и первого счетчиков, выход одиннадцатого элемента И соединен с вторыми входами элементов И седьмой группы, первым входом восьмого элемента ИЛИ и вторым входом седьмого элемента ИЛИ третий вход которого соединен с выходом четырнадцатого элемента И и вторым входом восьмого элемента ИЛИ, выход которого соединен с вторым входом вто-. рого элемента И-НЕ, выход девятого э -.емента И соединен с вторым входом шестого элемента ИЛИ и третьм входом пятого элема -;та ШЛ, I

1615729

Составитель С. Пестмал

Редактор А. Козориз Техред Л.Сердюкова Корректор М. Пожо

Заказ 3989 Тираж 566 Подписное

ВБ ИИПИ Государственного комитета rto изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-издательский комбинат "Патент", г. Ужгород, ул. Гагарина, 101