Цифровой линейный интерполятор

 

Изобретение относится к автоматике и вычислительной технике и может быть использовано в выводных графических устройствах и системах с числовым программным управлением. Цель изобретения - повышение надежности работы интерполятора за счет контроля выдачи шаговых приращений. Линейный интерполятор содержит формирователь импульсов 1, первый счетчик 2, первый регистр 3, логическую схему 4 двоичного умножителя, второй счетчик 5, второй регистр 6, блок выходной логики 7, блок 23 контроля. Блоки 4 и 5 образуют интегратор последовательного переноса. В блоке 23 контроля при изменении направления выдачи элементарных приращений или изменении ведущего направления на выходе вырабатывается сигнал ошибки. 1 з.п. ф-лы, 2 ил.

„„SUÄÄ 1615744 союз советсних социАлистичесних

РЕСПУБЛИК

А2 (51)5 Г, 06 Р 15/353

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К A ВТОРСКОМ,Ф СВИДЕТЕЛЬСТВУ

1 !

ГОсудАРстВенный нОмитет по изоБРетениям и отнеытиям пРи гкнт сса

1 (6i) 1423984 (21) 4630706/24=24 (22) 02. 01. 89 (46) 23.12.90. Бюл. № 47 (71) Специальное конструкторско-технологическое бюро "Модуль" Винницкого политехнического института (72) А. П. Стахов, А. Н. Романюк, В. С. Сенчик и А. А. Витюк (53) 681.325(088.8) (56) Авторское свидетельство СССР № 1423984, кл. G 06 P 15/353. (54) ЦИФРОВОЙ ЛИНЕЙНЫЙ ИНТЕРПОЛЯТОР. (57) Изобретение относится к автоматике и вычислительной технике и может быть использовано в выводных гра@и2 ческих устройствах и системах с чис- . ловым программным управлением. Цель изобретения — повышение надежности в работе интерполятора за счет контроля выдачи шаговых приращений. Линейный интерполятор содержит генератор 1 импульсов, второй счетчик 2, первый ре-. г гистр 3, логическую схему 4 двоичного умножителя, первый счетчик 5, второй регистр 6, коммутатор 7 и блок 23 контроля. Блоки 4 к 5 образуют интегра. тор последовательного переноса. В блоке 23 контроля при изменении направления выдачи элементарных прираще ний или изменении ведущего направле-. . ния на выходе вырабатывается сигнал ошибки. 1 з.п. ф-лы, 2 ил. е

1615744

Изобретение относится к автомати ке и вычислительной технике, может быть использовано в устройствах отображения графической информации, уст- 5 ройствах числового программного управления оборудованием и является усовер шенствованием интерполятора IIo авт. св.

:,Н 1423984.

Цель изобретения — повышение надеж-10

|ности в работе интерполятора за счет контроля выдачи шаговых координатных приращений.

На фиг. 1 представлена структурная

15 .схема цифрового линейного интерполя; тора; на фиг. 2 — функциональная схе-! ма блока контроля.

Цифровой линейный интерполятор со ( держит управляемый генератор 1 им20 пульсов, второй счетчик 2, первый ре= гистр 3, узел 4 двоичного умножения, первый счетчик 5, второй регистр 6 коммутатор 7, вход 8 начальной уста новки, вход 9 запуска, вход 10 задания большего приращения, вход 11 за-! писи, вход 12 управляющего кода, вход I3 записи, входы. 14-17 признаков координатной ориентации, входы 18-21 шаг говых координатных приращений, вь ход

t1 22 признака Окончание интерполяции"

30 и блок 23 контроля.

Блок 23 контроля (фиг. 2) содержит дешифраторы 24 и 25, RS"Tðnããåðû 2629 и элемент И-ИЛИ 30.

Интерполятор работает следующим об 35 разом.

По включению питания на входе 8 начальной установки интерполятора от внешнего устройства поступает импульс, устанавливающий управляемый генера

: тор 1 импульсов в исходное положение.

На выходе генератора 1 импульсы не формируются. Во второй регистр 6 по активному уровню сигнала на входе 13 записывается значение признаков.

В первый регистр 3 от входного устройства записывается значение управляющего кода, поступающего на вход

12 управляющего кода интерполятора.

Запись в регистр осуществляется нуле- 50 вым уровнем, подаваемым на вход 11 записи интерполятора. В счетчик 2 записывается значение большего приращения, поступающего на вход 10 интер полятора. Запись осуществляется нуле- 55 вым уровнем сигнала, подаваемого йа вход 9 запуска интерполятора. По переднему фронту указанного сигнала запускается генератор 1 импульсов и на его выходе формируется последовательность импульсов заданной частоты.

Указанная последовательность импульсов поступает на счетный вход счетчика 5. При этом на выходе узла двоичного умножения формируется последовательность импульсов, соответствующих меньшему приращению (по ведомой координате). Коммутатор 7 осуществляет в зависимости от значения признаков, записанных в регистр б, перекоммута-. цию частотных потоков, поступаемых от генератора 1 и узла 4 двоичного умножения на один из входов +Х, -Х, +Y -V.

Контроль основан на следующем.

При интерполировании отрезка прямой в дискретном координатном пространст.ве согласно восьмивекторным алгоритмам линейной интерполяции выдача шаго-. вых приращений осуществляется только по ведущей и ведомой координатам, т.е. возможны следующие ситуации. шаговые приращения выдаются только по ведущей координате; выдача происходит по ведущей и ведомой координатам вместе, т.е. формируется диагональный шаг. Нулевой уровень сигнала на вто.ром входе 9 интерполятора устанавливает триггеры 26-29 блока контроля в нулевое состояние.

Рассмотрим случай, когда в работе интерполятора появляется запрещенная сйтуация. Если по координатам +Х и

-Х сразу поступит два единичных сигнала, то на третьем выходе первого дешифратора появится сигнал нулевого уровня, который установит триггеры 26 и 27 в единичное состояние. Единичные уровни сигналов, снятые с прямых выходов триггеров 26 и 27, поступают соответственно на первый и второй входы элемента 30, что приведет к появлению на его выходе единичного уровня сигнала, который будет сигнализировать о наличии ошибки в выдаче шаговых координатных приращений.

Рассмотрим случай, когда по ведомой координате, например координате

Х, при интерполировании одного и того же отрезка прямой буду сформированы в различных интерполяционных тактах шаговые приращения, соответствующие различным направлениям (т.е. приращения +Х, -X). Указанное при восьмивек- торных алгоритмах интерполяции недо16157 пустимо. При появлении шагового приращения +Х и при отсутствии приращения

-Х на втором выходе первого дешифратора появится нулевой сигнал, который установит триггер 27 в единичное со-

5 стояние, и если в заданном цикле интерполяции в последующих тактах появится приращение -Х, то на первом выходе, первого дешифратора появится нулевой сигнал, который установит триггер 26 в единичное состояние. В ре-., зультате на прямых выходах триггеров

26 и 27 появятся единичные сигналы, которые поступят соответственно на первый и второй входы элемента 30, что приведет к появлению на выходе элемента 30 единичного сигнала, что и будет сигнализировать о наличии ошибки выдачи шаговых координатных . приращений.

Указанная ситуация имеет место и при первоначальном появлении сигнала приращения -Х, а затем в последующих тактах сигнала приращения +Х. В этом случае первоначально установится триг гер 26, а затем триггер 27, что, в свою очередь, привдцет к единичному состоянию на выходе элемента 30. Аналогично обнаруживаются ошибки в выдаче шаговых координатных приращений и по оси Y. Цепи выделения ошибочных состояний по оси Х и Y идентичны.

С приходом каждого импульса от генератора 1 содержимое счетчика 2 35 уменьшается на единицу. При подаче генератором 1 числа импульсов, равноrî БП, на выходе второго счетчика 2 формируется сигнал переноса, приводя40 щий к установке генератора 1 в исходное состояние, при котором импульсы на выход генератора 1 не выдаются.

При выдаче импульсов генератор 1 на

44, 6 выходе 22 формирует сигнал логического нуля, сигнализирующий о готовности приема интерполятором новых исходных данных.

Ф о р м у л а и 3 о б р е т е н и я

1. Цифровой линейный интерполятор по авт. св. Р 1423984, о т л и ч аю шийся тем, что, с целью повышения надежности в работе интерполятора за счет контроля выдачи шаговых приращений, в него дополнительно введен блок контроля, вход начальнои установки которого подключен к входу запуска интерполятора, а информационньяи входы — к выходам коммутатора соответственно, выход блока контроля является выходом признака "Ошибка интерполяции" интерполятора.

2. Интерполятор по п. 1, о т л ич а ю шийся тем, что блок контроля содержит четыре RS-триггера, первый и второй дешифраторы, элемент

И-ИЛИ, выход которого является выходом блока контроля, а первьп, второй, третий и четвертый входы годключены к прямым выходам первого, второго, третьего и четвертого RS-триггеров соответственно, первые инверсные Sвходы которых соединены соответственно с первыми и вторыми выходами первого и второго дешифраторов, входы которых соединены соответственно с информационными входами блока контроля, третий выход первого дешифратора соединен с вторыми инверсными S-вхо-. дами первого и второго К$-триггеров, третий выход второго дешифратора соединен с вторыми инверсными Я-входами третьего и четвертого RS-триггеров, инверсные R-входы первого, второго, третьего и четвертого RS-триггеров соеденены с входом начальной ус .ановки блока.

1615744

Составитель Л. Логачева . Редактор А. Козориз Техред JI CBpploKQBaj,Корректор М.Пожо

За аз 3989 Тираж 569 Подписное

ВН1ЫПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-издательский комбинат "Патент", г. Ужгород, ул. Гагарина, 101