Интегрирующее устройство

 

Изобретение относится к вычислительной технике и может быть использовано в измерительной технике и в устройствах автоматики. Целью изобретения является повышение точности и увеличение времени интегрирования. Устройство содержит интегратор с обнулением 1, генератор импульсов 2, элемент задержки 3, запоминающий блок 4, компаратор 5, счетчики импульсов 6, 7, формирователь 12 импульсов сброса, цифроаналоговый преобразователь 9, пороговый блок 10, ключ 11, задатчик времени интегрирования 8. Диапазон входного интегрируемого сигнала и времени интегрирования могут быть большими и ограничиваются только количеством разрядов в счетчике 7 и в запоминающем блоке 4. 1 з.п.ф-лы, 3 ил.

ÄÄSUÄ 1615751

ССОЭ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕа1У БЛИН (51)5 G 06 G 7 186

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

Фиг.1

ГОСУДАРСТВЕННЫЙ КОМИТЕТ

П0 ИЭОБРЕТЕНИЯМ И ОТКРЫТИЯМ

ПРИ ПЮТ СССР

Н А ВТОРСКОМУ СВИДЕТЕЛЬСТВУ (21) 4634123/24-24 (22) 09.01.89 (46) 23.12.90. Вюп. У 47 (72) В.Е.Петров и Ю.В.Коваленко ° (53) 681.335 (088,8) (56) Авторское свидетельство СССР

;Ф 556455, кл. G 06 G 7/186, 1975.

Авторское свидетельство СССР

iУ 811286, кл, G 06 G 7/186, 1979. (54) ИНГЕГРИРУМЦЕЕ УСТРОЙСТВО (57) Изобретение относится к вычисли- тельной технике и может быть использовано в измерительной технике и устройствах автоматики ° Целью изобретения является повышение точности

2 и увеличение времени интегрирования.

Устройство содержит интегратор 1 с обнулением, генератор 2 импульсов, элемент 3 задержки, запоминающий блок 4, компаратор 5, счетчики 6 и 7 импульсов, формирователь 12 импульсов, сброса, цифроаналоговый преобразователь 9, пороговый блок 10, ключ 11, задатчик 8 времени интегрирования.

Диапазон входного интегрируемого сигнала и времени интегрирования могут быть большими и ограничиваются только количеством разрядов в счетчике 7 и в запоминающем блоке 4. 1 э.п . ф-лы

3 ил.

1615751

Изобретение относится к вычислиельной технике и может быть испольовано в измерительной технике и устройствах автоматики.

Цель изобретения — повышение точности и увеличение времени интегрироания, На фиг.1 представлена функциональая схема устройства; на фиг,2 — схе- 1р а формирователя импульсов сброса, ариант; на фиг.3 — диаграмма работы нтегрирующего устройства.

Устройство (фиг.1) содержит интегатор 1 с обнулением, генератор 2 им- 15 ульсов, элемент 3 задержки, запоминающий блок 4, компаратор 5, первый

6 и второй 7 счетчики, задатчик 8 и времени интегрирования, цифроаналогоый преобразователь (ЦАП) 9, порого вый блок 10, ключ 11 и формирователь ! 12 импульсов сброса. !

Формирователь 12 импульсов сброса

: содержит элементы ИЛИ 13, И 14 и

iHJIH 15, ждущий генератор 16 импульсов,($, элемент И 17 (фиг.1), а-также компараторы 18 и 19, элементы И 20 и ИЛИ 21 и ждущий генератор 22 импульсов (фиг. 2) .

Устройство работает следующим образом, При появлении на выходе задатчика

8 времени интегрирования сигнала, длительность которого соответствует интервалу времени интегрирования (фиг.За), устройство начинает интегрировать входной сигнал (фиг.Зв).

Сигнал с задатчика 8 открывает ключ 11 и снимает команду установки нуля с второго счетчика 7 на выходе 4О интегратора 1 с обнулением. Напряжение возрастает (фиг.Зг).

Напряжение на первом входе компаратора 5 начинает превышать напряжение на втором входе компаратора 5, 45 равное перед очередным интегрированием нулю. На выходе компаратора 5 появляется сигнал, дающий разрешение первому 6 и второму 7 счетчикам на прием импульсов с генератора 2 импульсов. Счетчики 6 и 7 начинают одновременно принимать входные импульсы.

Выходной код счетчика 6 поступает на ЦАП 9. Напряжение на выходе ЦАП 9 начинает возрастать (фиг.Зд) .

В момент равенства выходного сиг нала с ЦАП 9 и выходного напряжения интегратора 1 на выходе компаратора

5 появляется сигнал, закрывающий прием импульсов счетчиками 6 и 7, Выходное напряжение на ЦАП 9 прекращает возрастать, а на выходе интегратора 1 продолжает увеличиваться, в результате чего компаратор повторно выдает сигнал, разрешающий прием счетчиками 6 и 7 импульсов с генератора 2 импульсов.

Напряжение на выходе ЦАП нйчийает увеличиваться . Таким образом, выходное напряжение ЦАП отслеживает напряжение на выходе интегратора 1 (фиг.3r, д), а в счетчики б и 7 записывается число импульсов, соответствующее напряжению на выходе интегратора 1.

Для данного варианта построения формирователя 12 импульсов сброса (фиг.1) с первого счетчика 6 импульсов заводятся определенные разряды на элемент ИЛИ 13 формирователя 12, которые определяют диапазон чисел, записанных в счетчик 6, в котором на выходе элемента ИЛИ 13 появляется сигнал, поступающий на первый вход элемента И 14, Длительность этого сигнала определяется интервалом времени, в течение которого число в счетчике 6 в указанном диапазоне изменяется от минимального значения до максимального. Если в этом интервале времени входной интегрируемый сигнал уменьшается до нуля или до какой-то заданной величины, определяемой опорным напряжением в пороговом блоке 10 то пороговый блок 10 выдает сигнал (фиг.Зж), который поступает на вход элемента И 14 формирователя 12, в результате чего на выходе элемента

И 14 появляется сигнал, поступающий через элемент ИЛИ 15 на ждущий генератор 16 импульсов. Формирователь 12 выдает короткий импульс длительностью, достаточной для установки в нуль (разряда емкости интегратора) интегратора 1 с обнулением (фиг.Зз), и импульс, поступая на входы установки нуля интегратора 1 и счетчика 6 импульсов, устанавливает их в нулевое состояние.

Такйм образом, установка в нулевое состояние интегратора 1 происходит в тот момент времени, когда входной интегрируемый сигнал равен нулю или. минимальному значению, следовательно, в течение времени установки в нулевое состояние интегратора 1 потеря входной информации отсутствует или будет минимальной. После окончания импульса

10 у(тая >вкп A f>VJ((>«((.(f(:т((I(l((I(!III(:TV— ((ающе (о (ф(11>(11>(f(>ARTf(J(f(1 2, 11(> к;1 р<( б(г1 ы рассмотренных узлов у(:тр эи(гт(>(( повторяется.

В случае, если в течение времени наличия сигнала на выходе элемента

ИЛИ 13 формирователя 12 выходной интегрируемый сигнал не уменьшается до нуля или до определенного минимальноvo значения, срабатывает элемент И 17 в формирователе 12, на который заводится из счетчика 6 код числа, равного или большего максимального числа диапазона чисел, заведенных на элемент ИЛИ 13. С выхода элемента И 17 сигнал через элемент ИЛИ 15 поступает на ждущий генератор 16 импульсов, который формирует импульс установки в нулевое состояние интегратора 1 и счетчика 6 (фиг.Зз).

Во втором частном схемном решении элементы ИЛИ 13 и И 17 могут быть заменены компараторами, на первые входы которых должен поступать выходной сигнал с ЦАП, а на другие входы— опорные напряжения О>(>,(и U(J(> соответственно (фиг.2).

Рассмотрен один цикл работы интегратора 1 с обнулением. В течение этого цикла проведено интегрирование входного сигнала,, результат интегрирования.этого цикла в виде цифрового кода зафиксирован во втором счетчике

7 и до момента установки в нулевое состояние находится в счетчике 6.

После следующего цикла работы интегратора 1 цифровой код в счетчике 7 увеличивается и так продолжается до окончания времени интегрирования.

Число циклов работы интегратора 1 в течение интегрирования входного сигнала во многом зависит от средней величины входного сигнала и времени интегрирования. Процесс интегрирования устройством прекращается при прекращении поступления сигнала с задатчика 8 времени интегрирования.

В момент исчезновения сигнала на выходе задатчика 8 ключ 11 закрывается, в эапоминакиций блок 4 записывается информация (цифровой код) с второго счетчика 7, соответствующая результату интегрирования, и командой с элемента 3 задержки второй счетчик 7 устанавливается в нулевое состояние.

Элемент задержки должен задерживать импульс, поступающий с задатчика 8 времени интегрирования, на время, 15

;1(н 11(((>(И(1(rl (И Дll(I(((I ((((,> ((1(° ((III!(I (1 заломив:! I(((I((Ill (I(II . рt л Jlf т:!! ((>(I ((>(PA(I;\ fII lI(>!(((1>1)((((.(..> к(! (((л(«и:(: >P1 (fl (: за пол(и((I ((r(e > б(>о к(> 4 .

Пиапазовы (I>;(в(н(г((и((тегр»(>у(l«! (сигнала и времени интегрирования пля данного инте> рирующего устройства могут быть большими и ограничиваются только калине(твом разрядов в счетчике 7 и в запоминающем блоке 4.

Формула из обре те ния

1. Интегрирующее устройство, содержащее по еледо вател ьно соедине нные интегратор с обнулением и компаратор, первый счетчик, выход которого подключен к входу цифроаналогового преобразователя, а также второй счетчик и задатчик времени интегрирования, о т л и ч а ю щ е е с я тем, что, с целью повышения точности и увеличения времени интегрирования, в,него введены генератор импульсов, элемент задержки, запоминающий блок, формирователь импульсов сброса, пороговый блок и ключ, включенный между входом устройства и входом интегратора со сбросом, выход задатчика времени интегрирования подключен к управляющему входу кл((>ча, входу записи запоминающего блока .и через элемент задержки соединен с входом установки нуля второго счетчика и первым управляющим входом формирователя импульсов сброса, информационный вход которого подключен к выходу первого счетчика, а выход соединен с входами установки нуля интегратора со сбросом и первого счетчика импульсов, счетные входы первого и второго счетчиков подключены к выходу генератора импульсов, а входы начала счета соединены с выходом компаратора, вход установки опорного напряжения которого подключен к выходу цифроаналогового преобразователя, выход второго счетчика соединен .с входом запоминающего блока, выход которого является выходом

УСтройства, а пороговый блок включен между входом устройства и вторым управлякицим входом формирователя импульсов сброса.

2. Устройство по п.1, о т л и ч а ю щ е е с я тем, что формирователь импульсов сброса содержит первый и второй элементы И, первый и второй элементы ИЛИ и ждущий генератор им1fi15751

Фиг. 2 пульсов, выход которого является выходом формирователя импульсов сброса, п6рвый вход первого элемента ИЛИ является первым управляющим входом формирователя импульсов сброса, второй и, третий входы соединены соответст» в нно с выходами первого и второго э емеитов И, а выход соединен с вход.1м ждущего генератора импульсов, выход второго элемента ИЛИ подключен к первому входу первого элемента И, второй вход которого является вторым управляющим входом формирователя импульсов сброса, информационный вход которого. подключен к объединенным входам вторых элементов ИЛИ и И.

1615751

Состазнтель С.Белан

Редактор А.Козориз Техред Л.Олийнык Корректор С,Черни

Заказ 3990 Тирам 560 Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-издательский комбинат "Патент", г. Умгород, ул. Гагарина, 101