Устройство для контроля последовательностей импульсов

 

Изобретение относится к автоматике и цифровой технике и предназначено для проверки сложных блоков синхронизации, контроллеров, датчиков информации, используемых в автоматизированных системах управления, обработки информации, связи. Объем памяти устройствауменьшен путем обеспечения однократной записи информации в блоке памяти на весь пакет импульсов контролируемой последовательности , поступающей на один из входов устройства, записи в блоке памяти информации о размерности пакета импульсов. Целью изобретения является расширение функциональных возможностей путем обеспечения контроля многоразрядных пачек импульсов. Поставленная цель достигается благодаря введению счетчика, элемента ИЛИ, одновибратора. 2 ил.

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУбЛИК (Д1) С Об F 11/16

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

Н А BT0PCHQMV СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ НОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТНРЫТИЯМ

ПРИ ГКНТ СССР (21) 4644766/24

О (22) 30,01,89 (46) 07.0) . 91, Бюл. № 1 (72) Н.Ф. Сидоренко, Г, Н. Тимонькин, В.С. Харченко, С .Н. Ткаченко и P.È,Ìîãóòèí (53) 681.3 (088.8) (56) Авторское свидетельство СССР

¹ 1252930, кл. Н 03 К 5/13, 1985.

Авторское свидетельство СССР №- 1501064, 1987. (54) УСТРОЙСТВО ДЛЯ КОНТРОЛЯ ПОСЛЕДОВАТЕЛЬНОСТЕЙ ИМПУЛЬСОВ (57) Изобретение относится к автоматике и цифровой технике и предназначено для проверки сложных блоков синхронизации, контроллеров, датчиИзобретение относится к автоматике и цифровой технике и предназначено для проверки сложных блоков синхронизации, контроллеров, датчиков информации, используемых в автоматизированных системах управления, обработки информации, связи.

Цель изобретения — расширение функциональных возможностей устройства за счет контроля многоразрядных пачек, импульсов.

На фиг,1 приведена функциональная схема устройства; на фиг.2 — временная диаграмма его работы.

Устройство содержит блок 1 памяти числа импульсов, первый 2 и второй

3 счетчики, первый 4 и второй 5 коммутаторы, дешифратор 6, элемент ИЛИ

7, одновибратор 8, выход 9 ошибки, входы 10 контролируемых последоваÄÄSUÄÄ 1619277 А1

2 ков информации, используемых в автоматизированных системах управления, обработки информации, связи. Объем памяти устройствауменьшен путем обеспечения однократной записи информации в блоке памяти на весь пакет импульсов контролируемой послецовательности, поступающей на один из входов устройства, записи в блоке памяти информации о размерности пакета импульсов. Целью изобретения является расширение функциональных возможностей путем обеспечения контроля многоразрядных пачек импульсов.

Поставленная цель достигается благодаря введению счетчика, элемента ИЛИ, одновибратора ° 2 ил. тельностей, вход 11 разрешения записи, группу входов 12 задания номера контролируемой последовательности, группу выходов 13, 14 блока 1 памяти.

Блок 1 памяти представляет собой

ПЗУ статического типа. Он предназначен для хранения программ контроля последовательностей пакетов импульсов, При поступлении адреса на вход

- блока 1 памяти на его выходе !3 формируется код номера входа, по которому в следующий момент времени будет поступать очередной i-й пакет импульсов контролируемой последовательности (разрядность кода определяется числом и входов 10), а на выходе 14 формируется код числа, сложение которого с числом импульсов в пакете дает число, при котором

1619277

20

35 второй советчик 3 формирует на своем выходе импульс переполнения.

Счетчик 2 служит для записи, хранения, модификации и выдачи адреса для блока 1 памяти. Запись начального адреса контролируемой последовательности, поступающего на группу информационных входов счетчика 2 с входа 12 устройства, осуществляется по заднему фронту импульса, посту пающему на вход разрешения записи счетчика 2 с входа 11 устройства.

Модификация адреса осуществляется путем увеличения предыдущего адреса по заднему фронту импульса, поступающего с выхода пореполнения счетчика 3 на с етный вход счетчика 2.

Счетчик 3 пред. dзначен для подсчета числа импульсов в i-м пакете контролируемой последовательности.

Код (N - ) (где N число переполнения), поступающий на информационный вход счетчика 3 с выхода 13 блока 1 памяти, записывается по заднему фронту импульса, поступающего на его синхровход с выхода одновибратора 8.

При поступлении импульса с выхода коммутатора 4 на счетный вход счетчика 3 он увеличивает свое состояние на единицу.

Коммутатор 4 служит для формирования импульса на счетный вход счетчика 3, если поступивший на вход 10 устройства импульс соответствует контролируемои последовательности пакетов импульсов, Коммутатор 5 формирует импульс на выходе 9 ошибки, если поступивший на один из входов 10 устройства не принадлежит контролируемой последовательности, Д шифратор 6 в соответствии с кодом, поступившим с выхода 13 ПЗУ 1, формирует упоавляющие сигналы на входы коммутаторов 4 и 5, что позволяет различать импульсы, принадлежащие и не принадлежащие контролируемой последовательности.

Элемент ИЛИ 7 предназначен для управления одновибратором 8, Последний формирует на свем выходе импульс длительностью, обеспечив ающей окончание переходных процессов. при записи адреса в счетчик 2 и считывание по нему информации из НЗУ 1.

Одновибратор 8 формирует импульс для записи в счетчик 3.

Устройство работает следующим образом.

Перед началом функциониро ания элементы памяти устройства устанавливаются в ноль. Цепи начальной установки на фиг.1 условно не пока,заны. В счетчик 2 с входа 12 записывается начальный адрес контролируемой последовательности по импульсу, поступившему на вход 11, Из счетчика 2 адрес поступает на вход блока 1 памяти, из которого считывается на выходе 13 код номера входа, например 10.2. который поступает на вход дешифратора 6, а с выхода 14 блока l считывается код (N -1 ), который поступает на информационный вход счетчика 3.

Одновременно по синхроимпульсу, поступившему на вход 11, одновибратор формирует на своем выходе импульс, по которому код (N — 9 ) с выхода 14 блока 1 запишется в счетчик 3..

В соответствии с кодом, поступившим на вход дешифратора 6> он формирует единичный сигнал на 1-м выходе и нулевые — на остальных. В результате

i-й выходной сигнал дешифратора б открывает 1-й информационный вход коммутатора 4 и закрывает 1-й информационный вход коммутатора 5.

При поступлении пакета импульсов на входе 10,i устройства (т.е. при правильной реализации контролируе мой последовательности), импульсы через коммутатор 4 будут поступать

40 на счетный вход счетчика 3, увеличивая его состояние на единицу. При поступлении последнего 0 —.Го импульса пакета на выходе счетчика 3 формируется импульс переполнения, по

45 которому счетчик 2 увеличивает свое состояние на единицу. В соответствии с новым адресом из блока 1 с выхода

13 на входы деши ратора 6 считается код номера входа, по которому должен поступать очередной пакет импульсов

50 (например, вход 10. j), а с выхода

14 — на информационные входы счетчика 3 код (N — 1) .

Импульс переполнения с выхода счетчика 3, поступивший через элемент ИЛИ 7 на вход одновибратора 8, сформирует на своем выходе импульс, по которому в счетчик 3 запишется код (N — 1).

l 61

Если контролируемая последовательность искажена и очередной импульс поступил на другой вход (например

10.K) то этот импульс не пройдет на выход коммутатора 4, а через коммутатор 5 поступит на выход 13 устройства и сформирует сигнал ошибки (фиг. 26).

Если одновременно с импульсом, поступивши на вход, в соотнетстнии с контролируемой последовательностью на любой другой вход поступит импульс, не принадлежащий контролируемой последовательности, то этот импульс все равно пройдет на выход коммутатора 5 и сформирует на выходе

9 сигнал ошибки. !

По окончании контролируемой последовательности из блока 1 с выходов 13 и 14 будут считаны нулевые коды. В результате на всех выходах дешифратора б будут присутствовать нулевые сигналы, а коммутатор 5 будет открыт по всем нходам. Поэтому любой импульс, поступивший на входы

10.1-10.п устройства, сформирует сигнал ошибки на выходе 9 устройства.

Формула изобретения

Устройство для контроля последовательностей импульсов, содержащее блок памяти числа импульсов, первый счетчик, два коммутатора и дешифратор, причем i-й информационный вход (i = 1,...,n, где и — число контролируемых последовательностей устройства) первого коммутатора соединен с х-м информационным входом второго коммутатора и является i-M входом

9277

6 контролируемой последовательности устройства, группа выходов ном" ра контролируемой последовательности устройства соединена с группой ин формационных входов дешифратара, вь. ходы дешифратора соединены соответственно с управляющими входами первого коммутатора и соответственно с инверсными управляющими входами второго коммутатора, выход которого является выходом ошибки устройства, отличающееся тем, что, с целью расширения функциональных возможностей устройства 3a ever контроля многоразрядных пачек импульсов, в него введен второй счетчик, элемент ИЛИ и одновибратор, причем группа разрядных выходов первого

20 счетчика соединена с группой адресных входов блока памяти числа импульсов, вход разрешения записи первого счетчика соединен с первым входом

f элемента ИЛИ и является входом раз25 решения записи устройства, выход элемента ИЛИ соединен с входом однонибратора, выход которого соединен с входом разрешения записи второго. счетчик а, выход переполнения ко торо-

30 го соединен со счетным входом перво.го счетчика и с вторым входом элемента ИЛИ, группа выходов количества импульсов пачки контролируемой последовательности блока памяти числа импульсов соединена с группой информационных входов второго счетчика, выход первого коммутатора соединен со счетным входом второго счетчика, группа информационных входов первого счетчика является группой нходон задания номера контролируемой последовательности устройства.

1619277

Составитель Н. Тороповa

Редактор А.Мотыль Техред М.яндык. Корректор М.Максимишинец

Заказ 48 Тираж Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035» Москва, Ж-35, Раушская наб., д. 4/5

Производственно-издательский комбинат "Патент", г. Ужгород, ул. Гагарина, 101