Устройство для контроля преобразователя угла поворота вала в код

 

Изобретение относится к автоматике к приборостроению и может быть использовано в цифровых системах управления и измерения. Целью изо&ретения является расширение функциональных возможностей за счет измерения угла поворота вала. Для этого в устройство содержащее блок дифференцирования, триггер и компаратор, введены блок задержки, дна коммутатора, ива сумматора , блок минимизации и регистр. При выявлении искажения кода рассчитывается приближенное значение на основании информации, полученной в предыдущие опросы о Это значение корректируется по показаниям .младших разрядов преобразователя. Тем самым удается скорректировать неисправьые старшие разряды преобразователя. 3 ил. s (О

СОЮЗ СОБЕТСНИХ

СОЦИАЛИСТИЧЕСНИХ

РЕСПУБЛИН йЪ

Ь

@Э

ГОСУДАРСТНЕННЫЙ НОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТНРЫТИЯМ

ПРИ ГКНТ СССР (21 ) 44534 21 /24 (22) 01.07 88 (46) 15.01.91, Бюл. Р 2 (72) Ю.Б. Ь!нарцман и H.Á, Липская (53) 681 ° 325(088.8) (56) Авторское свидетельство СССР

411479, кл. Н 03 i 1/10, 1972, Авторское свидетельство СССР

1349000s кл. Ei 03 H 1/10> 1986. (54) УСТРОЙСТВО ДПИ КОПТРОЛЯ ПРЕОБРАЗОВАТЕЛЯ УГЛА ПОВОРОТя ВАЗIA В КОД (57) Изобретение относится к автоматике и приборостроению и может быть использовано в цифровых системах управИзобретение относится к автоматихе и приборостроению и может быть использовано B цифровых системах управ-! ления и измерения.

Целью изобретения является расширеННр функциональных возможностей устройства за счет измерения угла поворота вала.

На фиг. 1 приведена структурная схема устройства для контроля преобра-. зователя угла поворота вала в код; на .фиг, 2 — структурная схема блока минимизации; íà фиг. 3 — временные диаграммы, поясняющие работу устройства.

Устроиство дпя контроля преобразователя угла поворота вала в код содержит регистр 1, блок 2 дифференцирования, блок 3 задержки, коммутаторы 4 и

5, сумматоры 6 и 7, блок 8 минимизации, цифровой компаратор 9, триггер

„„SU„„1621173 А1 (У1)5 Н 03M 1 10 1 24

2 ления и измерения, Целью изобретения является расширение рункциональных возможностей за счет измерения угла поворота вала, Для этого в устройство

l содержащее блок дифференцирования, триггер и компаратор, введены блок задержки, дна коммут;1тора, дна сумматора, блок минимизации и регистр .

При выявлении искажения кода рассчитывается приближенное значение на оснонании информации, полученной в предыдущие опросы. Это значение корректируется по показаниям младших разрядов преобразователя, Тем са;им удается скорректировать неисправные старшие разряды преобразователя ° . 3 нл, 10, входы 11 †"11 устронства, выход

14 контроля, выход 15 кода угла устройства, в"î,äû 16 и 17 и выход 18 триггера 10, выходы 19-21 блока 8 задержки, входы 22-24 сумматора 6, входы

25-27 блока 8 минимизации, входы 28-31 коммутаторов 4 и 5.

Блок 2 дифференцирования выполнен в виде сумматоров 32 и 33 и регистров

34-36 и имеет входы 37 и 38 и выходы 39-42.

Блок 8 минимизации выполнен в виде вычитателей 43 и 44, элемента 2 И-ПЛИ

45, инвертора 46, сумматора 47, регистра 48 и компаратора 49, Кроме того., на фиг. 1 показаны контролируемый преобразователь 50 угла поворота вала в код и его входной вал 51. 1621173

Устройство работает следующим образом.

На вход:.f2 поступают тактовые импульсы Т1, по которым производится.. опрос преобразователя 50 угла поворота вала в код. На выходе преобразователя 50 формируется код Х, где

, У

1,2... — порядковые номера сигналов опроса преобразователя 50 (так- 10 тов). Тактовые импульсы Т (фиг. 3, а) с входа 12 поступают на блок 3 задержки, на выходах 19-21 которого формируются импульсы Т, .Т и Т (фиг. 3, б, в, г), сдвинутые один от.— 15 носительно другого на величину (фиг.2)..

На выходе преобразователя 50 код фор- . мируется через. время, существенно меньшее ь . Этот код запоминается и может измениться только после очеред- 20 ного опроса преобразователя 50, Рассмотрим работу устройства в том случае, если преобразователь 50 исправен.

Случай, когда i ) 3. 25

При этом в регистре 34 хранится

; - в регистре 35 — ф;», — первая производная угла на момент i-1, рас-. считанная как изменение угла за время, равное такту," в регистре 36 — 30 д ° „- вторая производная угла на момент i-1, рассчитанная как.изменеиие скорости за время, равное одному такту.

Код преобразователя 50 поступает через вход 30 открытого коммутатора

4 на вход 37 блока 2 дифференцирования. Сумматор 32 рассчитывает первую производную

I (ps фв

Рассмотрим работу устройства в случае неисправности одного или нескольких разрядов преобразователя 50. Преобразователь 50 является преобразо50 вателем позиционного кодирования, причем неисправность старших разрядов преобразователя 50 не влияет на показание младших разрядов результирующего двоичного кода.

Случай, когда неисправен один или несколько старших разрядов, причем неисправность возникает не сразу же после включения преобразователя 50, а во время его работы. (2) причем Ц1-.1 поступает с выхода регистра 34.

I Ф

Сумматор 33 по значениям (P, и поступающим на его входы, рассчитывает вторую производную:

С выхода сумматора 33 это значение поступает на компьратор 9, который сравнивает его абсолютную величину с поступающим на вход 13 устройства

Ч, 4оп — текущим максимально возмож-,, ным ускорением вращения преобразователя 50. На выходе компаратора 9 формируется сигнал "0", так как <р;) ( ц ;*од, Этот сигнал поступает на вход 16 триггера 10 и по переднему фронту такта Т (фиг. 3, б), поступающего на его синхронизирующий вход

17, устанавливается в состояние "0".

Сигнал "0" с выхода 18 триггера 10, поступая на вход 31; открывает коммутатор 5 для прохождения кода g- постулающего на вход 30. С выхода коммутатора 5 код ® поступает на вход регистра 1 и запоминается в нем в момент поступления переднего фронта такта Т> (фиг. 3, в) на его синхронизирующий вход.

Таким. образом, в течение такта Т, поступающего на вход .29, коммутатор

4 открыт для прохождения кода ф поступающего с регистра. 1 на вход 28.

По переднему фронту .такта Т4 (фиг. 3, г) регистры 34-36 запоминают поступающие в этот момент времени на их входы соответственно Ц),, (., q и хранят эти значения до поступления следующего такта Т .

На выход 15 устройства поступает код преобразователя 50 с выхода регистра 34 с задержкой приблизительно

3Ф относительно момента опроса преобразователя 50, эта задержка пренебрежимо мала по сравнению с периодом опроса преобразователя 50.

Случай когда i (3.

В течение этого времени устройство не выполняет своих функций, а происходит запоминание информации в регистрах 34 — 36. Так как после включения информация в них не предсказуема, то на вход 13 поступает максимальт е (f он = Ч мс,кс-

При этом устройство работает так, как описано выше, так как компаратор 9 и триггер 10 устанавливаются в состояние "0" (3).

I

1 AoII

25 (4) 9rp = 9p Ч

При условии, что (5) .((; 1 — 1 ; /CR (6) 5 162117

Старшими будем считать те двоичные разряды, вес которых больше величины поступающего во время работы

"эна ения Ч; оп °

Устройство до возникновения не-. исправности, которая появляется в

i-й момент, работает так, как описано выше.

Далее будем отсчет разрядов вести, 10 начиная с первого, т.е. младший разряд является первым и т.д, Из-за.неисправности код Ц, искажается, при этом (Это выявляет компаратор 9, на выходе его формируется сигнал "1", переводящий триггер 10 также в состояние "1", Сумматор 6 вычисляет расчетIIoc значение текущего кода преобразователя

50 по поступающим на его входы с регистров 34 — 36 Я; „, Ц>;,, ц>, С выхода сумматора 6 з паковый разряд в числовую магистраль не поступа- 30 ет. Например, число 1, 111111 передается О. 111111, Значение Ч1, может отличаться от истинного, так как оно определено на основании гипотезы, что

\, I, -1 = Ч ° 35

С выхода сумматора 6 младпп1е разряды кода Ц, поступают на вход 26 блока 8 минимйэации.

К младшим разрядам приравниваются разряды преобразователя.50, вес кото- .

I рых меньше или равен Ц; >z>, На вход

25 поступают эти же.разряды кода с выхода коммута-.îðа 4. Блок 8 миними зации по переднему фронту импульса Т определяет: поправку 1 ;, обеспечивающую равенство младпил разрядов кода Ц), младшим разрядам кода (;

С выхода блока 8 минимизации поправка $ ф, поступает на вход сумматора

7, который вычисляет прогноэируемое значение кода преобразователя 50

6 где К вЂ” неисправный двоичный разряд преобразователя 50, прогнозируемое значение, рассчитанное по формуле (6), будет равно истинному значению исправного преобразователя 50.

Значение („, (без знакового разряда), поступая на вход 28, проходит через коммутатор 5, открытый по сигналу "1", поступающему на вход 29.

Далее код с выхода коммутатора 5, проходит через регистр 1, коммутатор

4 и по переднему фронту такта Т в регистры 34 — 36 записываются значения t 1 Ц ;,, Ц;,, бпределенпые не на осногании искаженного кода, а используя Ц рр,, т,е. ошибка в коде оказывается скорректированной. Далее при рассматриваемой неисправности устройство будет работать так, как описано выше. В тех случаях, когда неисправность не будет влиять на результирующий код Ц, преобразователя 50, устройство будет работать так, как описано выше.

Рассмотрим случай, когда неисправ.ность преобразователя 50 появляется после его включения.

После включения устройства на вход

13 подается значение Я, акоп . Входной вал преобразователя 50 устанавливают в такое положение, при котором неисправносгь преобразователя 50 »е искажает результирующего кода (например, в заранее известное положение, при котором код преобразователя 50 равен О), После этого на вход 13 подается Ч, <ц, и устройство работает так, как описано выше.

В табл. 1 :риведеиы технические данные устройства .

° °

В .=.ависимости от величии (и и !

; -" tt и, (; -(,, определяются минимальный корректируемый разряд и младшие разряды устройства, обозначенные на фиг, 1 буквой М, It It

Для обеспечения условия/ Ц1. — g;,/61 необходимо, чтобы скорость вращения преобразователя 50 не превышала величины, обеспечивающей изменение кода преобразователя 50 на единицу младшего разряда за два такта, В табл. 2 приведен пример работы устройства в случае .использования

6-разрядного преобразователя 50, в котором неисправность 4 разряда выражается в отсутствии сигнала "1". Когда

1621173 неисправность преобразователя 50 исажает указанные в табл. 2 величины, ти величины представляются дробью, числителе которой находится искаенная неисправнбстью величина, в знаменателе — неискаженная величина, При i = 1,2 непредсказуемые значения величин отмечены прочерком. Значение (»,(в дополнительном коде) представ-г P дено без знакового разряда, т.е.: таким, как оно передается по числовой магистрали, зто обеспечивает правильное формирование кода при переходе его значения через "0", 15 с

Формула и за бр ет ения

Устройство для контроля преобразователя угла поворота -вала в.код, содержащее блок дифференцирования, триггер и цифровой компаратор, первая группа входов которого является задающим входом устройства, о т л ичающе е ся тем, что, сцелью распырейия функциональных возможностей 5 за счет измерения угла поворота вала, в него введены блок задержки,. два коммутатора, два сумматора, блок минимизации и регистр, первая группа информационных входов первого коммутатора является группой информационных входов устройства, выходы первого коммутатора соединены с группой информационных входов блока дифференцирования, первой группой информационных входов

35 бчока минимизации и первой группой информапионных входов второго коммутатора, выходы которого соединены с информационными входами регистра, выходы которого соединены с второй группой ин. формационных входов первого коммута- . тора, вход блока задержки является тактовым входом устройства, первый выход которого",соединен с тактовым входом регистра и управляющим входом коммутатора, второй выход соединен с тактовым входом блока дйфференцирования, а третий выход соединен с тактовыми входами блока минимизации и триггера, первая группа выходов блока дифференцирования является выходом кода угла устройства и соединена с первой группой входов первого сумматора, вторая и третья группы выходов блока дифференцирования соединены с второй и третьеи группами входов первого сумма-1 тора, выходы которого соединены с первой группой входов второго сумматора и второй группой информационных входов блока минимизации, выходы которого соединены с второй группой входов второго сумматора, выходы которого соединены с-второй группой информатдонных входов второго коммутатора, четвертая группа выходов блока дифференцирования соединена с второй группой входов цифрового компаратора, выход которого соединен с информационным входом триггера, выход которого соединен с управляющим входом второго коммутатора и является. выходом контроля устройства.

Та блица 1

1\

Ч не более и I

/Ч, — Ч;не более

Минимальный

Младшие разряды кода преобразователи 50 единиц. младшего разряда единиц младшего разряда корр ек тируеMbIH раз3

Д

3

7

Расчетный

Ф,„- 7,: (двоичный) Кол преобразователя (двоичный) Угол, маме- Код преренный в образоаналоговой вателя форме тасra I i4 It*I!

О

+1

11!001

1110 1 0

111110

+2

-2

+) 0001!!

СО!101

00!!О1

2

4

6

8

ll

12

IЭ

14

16

48,7

5I 0

52,9. 54,9

56, 7

58,5 .

60,9

63,3

1,7

4 1

6,5

9кО

1l,5

l4 О l6,5

19,0

i1 6

48

51

52

54 . 48/56

50/58

52/60

55/63

4

1/9

Э/11

6714

16

19

1 1 О

1 1 О

1 1 О

1 1 О

1 1 О/1 ! I О/1

1 1 О/1

1 О/1

О О О

О О О

О О О

О. О О/!

О О О/1

О О 0/1

О 1 0

О 1 О

О 1 О

О О О

О 1 О

1 О

0 00

О 1 О

I О О

1 1 1

О О 1

1 О О

1 1:0

О О l

О 1 1

1 I О

О .О О

О 1 1

1 О !

1621173

48 +Э

51 +1

52 +2

54 -6/+2

56 -6/+2

58 -6/+2

60 -5/+3

63 +2

1 +Э

6 -5/+3

9 -6/+2

11 -5/+Э

14 +2 !

6 +3

19 +2

+3

+1 е2

+2

+2

+2

+3

+2

+3

Ф2

+Э

+2

+3

+2

-2

+1

-8/О

-8/Î

-8/О

-7/+1

-l

+1

-l

-7/+1

-9/-1

-7/+1

-1

+1

«!

63

63

4

4

4

4

4

4

Таблица 2

Выходной код (двоичный) 110000

111000 ! l 1010

111111

000001

001001

001011

001!10

010011

01010!

1621173

Составитель А. Сидоренко

Техред 1;.Еикеш Корректор м, цожо

Редактор А. Лежнина

Заказ 4255 Тираж Подписное с

ВНИИПИ Государственного кдмитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-издательский комбинат "Патент", г. Ужгород, ул. Гагарина, 101