Генератор псевдослучайных последовательностей

 

Изобретение относится к импульсной технике. Цель изобретенил - расширение функциональных возможностей за счет генерации псевдослучайной последовательности кода Фибоначчи. Цель достигается введением а генератор псевдослучайных последовательностей двух регистров 18 и 20 сдвига, блоков 19, 22 и 24 коррекции, дешифратора 21, блока 23 счета, регистров 25,

СОЮЗ СОВЕ1СКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (я)5 Н 03 К 3/84

ГОСУДАРСТВЕННЫЙ КОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ

ПРИ ГКНТ СССР

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

1f

Пд

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (61) 1378026 (21) 4496648/21 (22) 20.10.88 (46) 07.02.91. Бюл. ¹ 5 (71) Специальное конструкторско-технологическое бюро" Модуль" Винницкого политехнического института (72) В, В.Замчевский, С. И. Золотарев, Н.В,Иванова и В.А.Валуева (53) 621,374.2 (088.8) (56) Авторское свидетельство СССР № 1378026, кл. Н 03 К 3/04, 1986, Ы 1626345 А2 (54) ГЕНЕРАТОР ПСЕВДОСЛУЧАЙНЫХ ПОСЛ ЕДОВАТЕЛ Ь Н ОСТЕ Й (57) Изобретение относится к импульсной технике. Цель изобретения — расширение функциональных возможностей за счет генерации псевдослучайной последова1ельности кода Фибоначчи. Цель достигается введением в генератор псевдослучайных последовательностей двух регистров 18 и 20 сдвига, блоков 19, 22 и 24 коррекции, дешифратора 21, блока 23 счета, регистров 25, 1626345

35

26 и образования новых функциональных связей, Генератор содержит также блоки I и 2 коррекции, блок 3 счета суммы, элементы задержки 4, 5 и 12, блоки 6 и 7 счета символа!, регистры 8, 9 и 10, шину 11

Изобретение относится к импульсной техниKB, может быть использовано н иг<фсрмац<10«но-измерительной технике и является усовершенствованием изобретения по авт. сн. М 1378026.

Ц ль изобретения расширение функциональнык возможностей за счет генерации

< санд . ", "I ltto:1 <сел<,дснател насTtri 1 ttl Ot I !I ,1. «, 1 представлена с<руктурная

Ч. :х<1 И lt С.КЛ < СX04d ГЕНЕРатаРа ПСЕНДОСЛУ«айных Ilot!ëoäoí -ельностей. нл фиг. 2-1

ЭЛЕКТРИЧЕСКИЕ .; У«КЦИО<4аЛЬНЫЕ СХЕМЫ НРИмеран конкретной реализации третьего, четвертого и пягого блоков коррекции соответс гBO н. с, Генератор <севдослу <аи<4ых последанательнос <ей содержит первый блок 1 коррекции, первый вход когорого соединен с выхода;.1 нгорого блока 2 коррекции и с первы<. Bxnqqn a блока 3 с <ета сумг<ь:, первый элеглеlll 1 задор;< ки выход которого саади;.::Il с .:хода л Bòoðoão элемента 5 задержки, с первbll нходагли первого и второго блоков 6 lf 7 с ета символов, первый, втарои и тре<ий регистры 8, 9 и 10, входы KQTopt lx соединены с шинои 11 "Пуск", третий элеIrielir 12 задержки, шину 13 тактовых импульсов, соединенную с входом синхронизации генератора 14 псевдослучайной последовательности, выход которого с<7еди«а < с входом элемента НЕ 15, последовательна соединенные элемент

ИЛИ 16 и генератор 17 одиночных импульсон, последовательно соединенные первый регистр 18 сдвига, третий блок 19 коррекции, второй регистр 20 сдвига, дешифратор

21, четнертыи блок 22 коррекции. блок 23 счета и пятыи блок 24 коррекции. вторая и третья группы входов которого соединены с соответствую<цими выходами четвер-.ого и пятого регистров 25 и 26, входы синхронизации которых соединены с шиной 13 тактовых импульсов, с входами первого элемента

4 задержки. с входом синхронизации первого регистра 18 сдвига, с входом синхронизации третьего блока 19 коррекции. с входом синхронизации второго регистра 20 сдвига, с входами синхронизации четвертого и пятого блоков 22 и 24 коррекции и с третьим входам блока 23 счета, второй вход которого соединен с ныхадогл пятого блока 24 t аррек"Пуск", шину 13 тактовых импульсов, генератор 14 псендослучайностей последовательности, элемент НЕ 15, элемент ИЛИ 16 и генератор 17 одиночных импульсов, 3 з,п, ф-лы, 4 ил, ции, первый вход которого соединен с четвертым входом <етвертого блока 22 коррекции и с третьим входом третье о блока 19 коррекции, выход которого соединен с третьим входом четвертого блока 22 коррекции, выход которого соединен с вторым входом пятого блока 24 коррекции. Шина 11 Г1уск" соединена с входами четвертого и пятого регистров 25 и 26, с вторым входом второго блока 7 счета символов, с вторым входогл первого блока 6 счета символов, с вторым входам блока 3 счета суглмы и с входом генератора 14 псевдослучайной последовательности, выход которого соединен с третьим входом нта<7ага блока 7 счета сиглволон и с первым входом второго блока

2 коррекции, второй вход которого соединен с третьим нходом первого блока 6 счета символов, с выкодом второго блока 7 счета символов и с перныгл входом элемента ИЛИ

16, второй вход которого соединен с четвертым входом второго блока 7 счета символов, с выходом первого блока 6 счета символов

i1 с третьим входом второго блока 2 коррекции, четнергый вход которого соединен с третьим входом блока 3 счета сумглы, с выходом второго элемента 5 задержки и с входом гретьега элемент<та 12 задержки, выход которогосоединен - вторым входом первого блока 1 коррекции, третий и четвертый Вх0ды которого соединены с первым и BTopblM выходами блока 3 с ета cyt.tff,l. группа нходoB которого соединена с ныходагли первого регистра 8.

Выходы трегьего регистра 10 соединены с группой входов второго блока 7 счета символов, пятый вход которого соединен с выходом генератора 17 одиночных импульсов и с четвертым входом первого блока 6 счета символов, пятый вход катаного соединен с выходом элемента НЕ 15. Выходы нторого регистра 9 соединены с группой входов первого блока 6 счета символов. Выход первого блока 1 коррекции соединен с информационным входом первого регистра 18 сдвига и с четверть<м входом третьего блока

19 коррекции, второй вход которого соединен с вторым Bû".oäoì первого регистра 18 сдвига.

Третий блок 19 коррекции (фиг. 2) содержит D-триггер 27, последовательно соединенные элемент ИЛИ-НЕ 28. первый

1626345

55 элемент и 29 и элемент ИЛИ 30, последовательно соединенные счетчик 31 импульсов, триггер 32, элемент 33 задержки и второй элемент И 34, выход которого соединен с установочным входом счетчика 31 импульсов, вход синхронизации которого соединен с входом синхронизации 0-триггера 27 и является входом синхронизации третьего блока 19 коррекции, четвертый вход которого соединен с информационным входом Dтриггера 27, выход которого соединен с вторым входом элемента ИЛИ 30, выход которого является выходом третьего блока 19 коррекции, первый и второй входы которого соединены с входами элемента ИЛИ-НЕ 28.

Третий вход третьего блока 19 коррекции соединен с вторым входом второго элемента И 34 и с вторым входом триггера 32, первый вход которого соединен с вторым входом первого элемента И 29.

Четвертый блок 22 коррекции (фиг. 3) содержит последовательно соединенные счетный триггер 35, первый D-триггер 36, элемент И 37, первый элемент ИСКЛЮЧАЮЩЕЕ ИЛИ 38 и второй элемент ИСКЛЮЧАЮЩЕЕ ИЛИ 39 последовательно соединенные второй D-триггер 40 и элемент

41 задержки, последовательно соединенные регистр 42 сдвига и элемент НЕ 43, выход которого соединен с вторым входом элемента И 37. Выход элемента 41 задер>кки соединен с вторым входом второго элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 39, выход которого является выходом четвертого блока 22 коррекции, первый вход которого соединен с информационным входом первого D-триггера 36, вход синхронизации которого ñoåдинен с вхсдом синхронизации второго

D-триггера 40 и с вторым вьIxoporn с .етного триггера 35, вход синхронизации которого является входом синхронизации четве(гого блока 22 коррекции и соединен с входом синхронизации регистра 42 сдвига, информационный вход которсго является третьим входом четвертого блока 22 коррекции, второй вход которого соединен с информационным входом второго D-триггера 40, вход установки которого соединен с первым выходом счетного триггера 35, вход установки которого является четвертым входом четвертого блока 22 коррекции. Выход регистра 42 сдвига соединен с вторым входом первого элемента ИСКЛЮЧАЮЩЕЕ ИЛИ

38.

Пятый блок 24 коррекции (фиг. 4) содержит последовательно соединенные первый счетчик 44 импульсов, триггер 45, второй счетчик 46 импульсов, коммутатор 47 и элемент ИЛИ 48, запоминающее устройство 49

ЗО

45 и элемент И 50, первый вход которого соединен с вторым выходом триггера 45 и с выходом управления коммутатора 47, информационные входы которого соединены с соответствующими выходами запоминающего устройства 49, вход управления которого соединен с выходом пятого блока 24 коррекции и с первым выходом триггера 45, второй вход которого соединен с входом управления первого счетчика 44 импульсов и является первым входом пятого блока 24 коррекции, вход синхронизации которого соединен с входом синхронизации второго счетчика 46 импульсов и с входом синхронизации первого счетчика 44 импульсов, группа входов которого является третьей группой входов пятого блока 24 коррекции, первая и вторая группа входов которого соединена с соответствующими адресными входами запоминающего устройства 24.

Второй вход пятого блока 24 коррекции соединен с вторым входом элемента И 50, выход которого соединен с вторым входом элемента ИЛИ 48.

Генератор псевдослучайных последовательностей работает следующим образом.

Для кода И ОО, формируемого блоком 24 коррекции (см. "Вых. 2" на фиг. 1), существуют следующие условия: кодовое слово не может начинаться ООХХХ; кодовое слово не мо>кет начинаться ХХХ11; в любом информационном потоке не могуг встречаться комбинации Хо... XXX1000XXX... Xn In Xo...

1110XXX... Хл (Х -- любое принимаемое значение "0" или "1", знаком — подчеркнуты четные. разряды, Хо — младший разряд кодо-. вого слова, Xn — старший разряд кодового слова), для чего блок 2 коррекции производит коррекцию начала кодового слова, дешифратор 21 выявляет запрещенные кодовые комбинации, блок 22 KoppoKIIèè корректирует выявленные запрещенные rодовые комбинации, а блок 24 коррекции корректирует конец кодового слова и делает его равновесным. Перед на галом работы все элементы и узлы устройства устанавливаются в заданное исходное состояние (цепи не показаны).

При подаче на шину 11 "Пуск" положительного импульса производится запись информации в первый 8 и второй 9 регистры.

При этом в первый регистр 8 записывается длина серий одноименных импульсов, а во второй регистр 9 записывается величина К

= I-Z-2, где К-число бит информационного слова, не нуждающихся в корректировке; I— длина информационного слова; Х вЂ” текущая цифровая сумма для заданного кода.

1626345

10

50

Нэг<риглер, если необходимо сгенерировать код И00 и <1з<3е< тна длина информацион <аго слова (I = 16) и Х = 2, то К = 16-2-?

= 12, т.е. некорректированными останутся

12 разрядов информациоНного слова, а последних <егыре разряда будут скорректированы та гп1 образом, чтобы кодовое число не кончало<,ь <а Ха... ХХХ11 и было равновесным, С пода iol< тактовых импульсов на шину

13 TBKTQBt. иг<пульсов и кода с выхода блока 1 коррекции на информационный вход регистра 18 сдвига и на четвертый вход третье-а блока 19 коррекции, на выходе регис<ра<3 18 и 20 сдвига получается укэзан«- LIй I . I IlI I .а/ Б Г1 J(>с

П Р< Д«," В;< ..;<1<1 обнару><ения в начале кодового слбвз к раз1>.,< - Э гз информация поступает нз эле<лсн< 1! 81 I It 28 (фиг, 2), на выходе кoTopoго llo, In»B< >дэ порога разряда с ке сигналом с шины НЧ, этигл же сигналом триггер 32 устанзвли <ается в единичное состояние для того, чтобы на втором такте слова перейти B нулевое состояние и обнулить счетчик 37 импульсов).

Нз втором такте кодового слава сигнал логической единицы поступает так>к< на второй вход элемента И 29. Если к этому могленту врем Ill< «а г<ервом входе элемеllта

И 29 г<рисутствует сигнал логической единицы, что говори г о том, что в начале кодового слова про<ыли два нуля, то на входе элемента ИЛИ 30 также появляется сигнал логической единицы. На D-вход триггера 27 поступает код, сформированный блоком 1 коррекll,è<1, Нз выходе триггера 27 имеегл тот х<" код, но задер>канный на один такт относительно кода, который поступает на регистр 18 сдвига, Если в начале кодового слова было Ba нуля, то первый разряд кодового слова будет заменен на единицу сигналам с элемента ИЛИ 30, Таким образом, блок 19 коррекции корректирует начало кодового слова, если оно начинается двумя нулями. Если кодовое слово начинается на любую другую комбинацию, то Оно проходит на выход блока 19 коррекции без изменения, но зздер>кэнным на один такт.

Для выявления запрещенных кодовых комбинаций необходимо проанализировать четыре разряда кодового слова одновременно. С этой целью код с выхода блока 19 коррекции поступает в регистр 20 сдвига, с выходов четь<рел разрядов которого информация поступает на дешифратор 21, выявляющий комбинации Хо... ХХХ1000ХХХ„, Хп и

Хо... 0001110XXX... Xn.

Выявленные запрещенные комбинации корректируются блоком 22 коррекции (фиг.

3). Кад с вы одз блока 19 коррекции посгупзет на вход регистра 12 сдвига и с тактовой частотой подвигается Ilo его я <ейкам, На первый вход блока 22 коррекции поступает сигнал логической единиц<,l с первого выхода дешифрзтарз 21 "oB<>рящий о том, что обнару>кена комбинация Хо...

ХХХ1000ХХХ... Xn.

На счетно" I трпг <.*р 35 II D-триггерах 36 и 40 рcзлизовзнз сxñt«ень< запрещенные кодовые комбинации, для дальнейшей коррекции Tonül:о B гломенты време«и, cooTBQTcTI .ующи ; четныг1 тактам, так как по правилам фоp I< равания кода

ll00 зз комби«зцией 10 н» может следовагь коглбинация 00, а зз комбинацией 11 не Мо>к01 cëåäовэть комбинация 10, Первым тактовым импульсом кодового слова с <егный тригг=р 35 устанавливается в

«диничное состаян< е, которое устанавливает 0-триггеры 36 и 10 в нулевое состояние, -,BI,: самь<м запрещая 33<1<;cl, сиг

D-триггеры 36 и 40 глп<формэция о том, что

«еобходимэ коррек,/ия, еслl1 псступил сигínn о тогл,:<го обнэр,жена одна из запрещенных кодовых комбинаций, Следующим тактом кодового слова счетный триггер 35 устанавливается в нулевое сосгояние, устанавливая B нулевое состояние также D-триггеры 36 и 40, запрещал тем самым прохождение сигнала î Tof"., чта обнаружена запрещены <. I:адовая комбинация в нечетные такты.

К моменту появления сигнала о том, что обнаружена запрещенная кодовая комбинация, информация в регистре 42 сдвига расположена следу<ощим сбразагл.

С вь<ходэ второй ячейки рсгистрэ 42 сдвига сигнал логи <еского нуля поступает

1626345

5

55 на вход элемента НЕ 43, с выхода которого сигнал логической единицы поступает на второй вход элемента И 37, на первом входе которого в это время присутствует сигнал логической единицы. С выхода элемента И

37 сигнал логической единицы поступает на вход элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 38, На второй вход этого элемента поступает сигнал с выхода второй ячейки регистра 42 сдвига, задержанный относительно сигнала, говорящего о том, что выявлена запрещенная комбинация на два такта.

Элементом ИСКЛЮЧАЮЩЕЕ ИЛИ 38 нуль в коде Xo„, XXX1000XXX... Хп заменяется на единицу; Хо... XXX1010XXX... Xn, Скорректированный по одной из запрещенных кодовых комбинаций код поступает нл первый вход элемента ИСКЛЮЧА!ОЩЕЕ ИЛИ 39, на второй вход которого поступает сигнал логической единицы в случае, если в коде обнаружена кодовая комбинация Xo...

XXX1110XXX... XI«, задержанная на оди«« такт элементом 41 задержки. Это необходимо для того, чтобы вторую едини««у в запрещенной кодовой комбинации заменить нулем. В этом случае на первом входе элемента ИСКЛЮЧА!ОЩFЕ ИЛИ 39 присутствует сигнал логической единицы «Ia кодл. нл втором входе этого элемента присутствует также сигнал логической единицы, говоря щий, что в коде обнаружена запрещен««ая кодовая комбинация Хо... XXX1110XXX . Xn.

На выходе элемента ИСКЛ!О !А!ОЩЕE ИЛИ

39 получа«от скорректиро««а««««ый код Xo...

XXX1010... Хп, который является выходным кодом блока 22 коррекции. Введение элемента 41 задержки необходимо для то«о, чтобы корректировать необходимый такт в коде. В случае, если в коде не обнаружено запрещенныx кодовых ко«nбинлций, он, пoступая на вход pe« « стра 42 сдвига, повторяется на выходе блока 22 коррекции тлк кa«; на первом входе элемента ИСКЛ!ОЧА!ОЩЕЕ ИЛИ 38 будет присутствовать сигнал логического нуля, а на втором — код, которыи повторяется нл выходе этого элемента и на первом входе элемента ИСКЛЮЧАЮЩЕЕ

ИЛИ 39, на втором вход которого также присутствует си нал логического нуля, следовательно код повторяется .и на выходе элемента ИСКЛ!ОЧА(ОЩЕЕ ИЛИ 39, а значит и на выходе бл«ока 22 коррекции.

Блок 24 коррекции(фиг. 4) осуществляет коррекцию конца кодового слова так, чтобы оно не заканчивалось двумя единицами и было равновесным. В начальное нулевое состояние в блоке 24 коррекции устанавливается триггер 45, сигнал с первого выхода которого подается на вход счетчика 46 импульсов, устанавливая его в нулевое состояние, на вход управления (разрешения выборки) запоминающего устройства 49, запрещая выборку из него, записывая в блок

23 счета (стандартный счетчик) число семь (относительный нуль). Блок 23 счета предназначен для подсчета текущей цифровой суммы. С инверсного выхода триггера 45 уровень логической единицы подается на вход управления коммутатора 47, запрещая передачу на его выход информации. Уровень логической единицы подается также на первый вход элемента И 50, разрешая прохождение кода с второго входа блока 24 коррекции на его выход через элемент ИЛИ

48.

В счетчик 44 импульсов записывается информация из регистра 26 — число К вЂ” количество бит (1aKTOB) информационного слова, ненуждающихся в корректировке, Ров! о сголько кодов будет передаваться с второго входа блока 24 коррекции нл "Вых. 2" устроиства. Через К тактов нл выходе (пере««оca) счетчика 44 импульсов появится сигнал, который установит триггер 45 в едини I Ioå состояние. Урог«ень логической единицы установится на входе управления (разрешения выборки) зл««оминлющего устройства

49. I a входе блока 23 счета, устлнавливая его в режим хранения. Из запоминающего устройства 49 выбирается информация в зависимости от адреса, установленного на of o адресных входах с выходов блока 23 счета и с выходов регистра 25 (длины серии од««оименных импульсов). C выхода злпоми««a«ощего устройства 49 информация поразрядно выводится через коммутатор 47 через элемент ИЛИ 48 I«a выход устройства.

Адреса для коммутатора 47 зада.отся счетчиком 46 импульсов, нлчи««ля с нулевого.

Таким образом, нлчинля с (К«-1)-го такта кодовое слово дополняется информацией, записанной в злпоминл«ощем устройстве 49.

На первом входе элемента И 50 в это время присутствует уровень логического нуля, запрещая прохождение кода с второго входа блока 24 коррекции.

Таким образом, на "Вых. 2" устройства формируется псеВдослучайная последовательность кода Фибонлччи (равновесная форма ИОО), а на "Вых. 1" устройства — псевдослучайная последовательность, ограниченная по текущей цифровой сумме и количеству следующих друг за другом символов. Выбор необходимой последовательности (или "Смеси" фраг«nel«TOB из нее) является прерогативой пользователя, для чего он может использовать коммутаторы, мультиплексоры и т.д, 1626345

5

15

35

50

Формула изобретения

1, Генератор псевдослучайных последовательностей по авт. св, N 1378026, о т л ич а ю» и с я тем, что. с целью расширения функциональных возможностей за счет генерации псевдослучайной последовательности кода Фибоначчи, в него дополнительно введены последовательно соединенные первый регистр сдвига, третий блок коррекции, второй регистр сдвига, дешифратор, четвертый блок коррекции, блок счета и пятый блок коррекции, четвертый и пятый регистры, выходы которых соединены соответственно с второй и третьей группами входов пятого блока коррекции, выход которого соединен с вторым входом блока счета, третий вход которого соединен с шиной тактовых импульсов, с входом синхронизации четвертого и пятого блоков коррекции и второго регистра сдвига, вход которого соединен с третьим входом четвертого блока коррекции, четвертый вход которого соединен с третьим входом третьего блока коррекции и с первым входом пятого блока коррекции, второй вход которого соединен с выходом четвертого блока коррекции, шина тактовых импульсов соединена с входами синхронизации четвертого и пятого регистров и первого регистра сдвига, информационный вход которого соединен с выхоДом первого блока коррекции и с четвертым входом третьего блока коррекции, вход синхронизации которого соединен с шиной тактовых импульсов, входы четвертого и пятого регистров соединены с шиной

"Пуск".

2, Генератор по и. 1, о т л и ч а ю щ и йс я тем, что третий блок коррекции содержит D-триггер, последовательно соединенные элемент ИЛИ-НЕ, первый элемент И и элемент ИЛИ, последовательно соединенные счетчик импульсов, триггер, элемент задержки и второй элемент И, выход которого соединен с входом установки счетчика импульсов, вход синхронизации которого является входом синхронизации третьего блока коррекции и соединен с входом синхронизации 0-триггера, выход которого соединен с вторым входом элемента ИЛИ, выход которого является выходом третьего блока коррекции, трений вход которого соединен с вторым входом второго элемента

И и с вторым входом триггера, первый вход которого соединен с вторым входом первого элемента И, первый и второй входы третьего блока коррекции соединены с входами элемента ИЛИ-Н Е, четвертый вход третьего блока коррекции соединен с информационным входом О-триггера.

3. Генератор по и, 1, о т л и ч а ю щ и йс я тем, что четвертый блок коррекции содержит последовательно соединенные счетный триггер, первый D-триггер, элемент И, первый элемент ИСКЛЮЧАЮЩЕЕ ИЛИ и второй элемент ИСКЛЮЧАЮЩЕЕ ИЛИ, последовательно соединенные второй D-триггер и элемент задержки, последовательно соединенные регистр сдвига и элемент НЕ, выход которого соединен с вторым входом элемента И, первый вход четвертого блока коррекции соединен с информационным входом первого D-триггера, вход синхронизации которого соединен с входом синхронизации второго 0-триггера и с вторым выходом счетного триггера, первый выход которого соединен с входом установки второго D-триггера, информационный вход которого является вторым входом четвертого блока коррекции, вход синхронизации которого. соединен со счетным входом счетного триггера и с входом синхронизации регистра сдвига, выход которого соединен с вторым входом первого элемента

ИСКЛЮЧАЮЩЕЕ ИЛИ, информационный вход регистра сдвига является третьим входом четвертого блока коррекции, четвертый вход которого соединен с входом установки счетного трригера, выход элемента задержки соединен с вторым входом второго элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, выход которою является выходом четвертого блока коррекции.

4. Генератор поп.1,отлича ющийс я тем, что пятый блок коррекции содержит последовательно соединенные первый счетчик импульсов, триггер, второй счетчик импульсов, коммутатор и элемент ИЛИ, элемент И, запоминающее устройство, выходы которого соединены с соответствующими информационными входами коммутатора, вход управления которого соединен с первым входом элемента И и с вторым выходом триггера, второй вход которого соединен с входом управления первого счетчика импульсов и является первым входом пятого блока коррекции, вход синхронизации которого соединен с входами синхронизации первого и второго счетчиков импульсоо, второй вход элемента ИЛИ соединен с выходом элемента И, второй вход которого является вторым входом пятого блока коррекции, первая и вторая группы входов которого соединены с адресными входами запоминающего устройства, вход управления которого соединен с первым выходом триггера и является выходом пятого блока коррекции, третья группа входов которого соединена с информационными входами первого счетчика импульсов.

13

Ячейки регистра

Ин о ма ия фас . 2

1626345

Составитель Ю. Бурмистров

Техред М. Моргентал Корректор М.Демчик

Редактор А.Мотыль

Производственно-издательский комбинат "Патент", г. Ужгород, ул.Гагарина, 101

Заказ 283 Тираж 469 Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35. РауШская наб„4/5