Устройство дискретной фазовой автоподстройки частоты

 

Изобретение относится к радиотехнике . Це,ль изобретения - повышение быстродействия и уменьшение уровня дискретных компонент в спектре выходного сигнала дискретной фазовой автоподстройки частоты. Устройство содержит опорный 5 и подстраиваемый 1 генераторы. Последний выполнен с анодным и катодным входами управляющего элемента на варикапе. К анодному входу подключен выход интегратора 6 со сбросом, а к катодному - выход интегратора 4, которые выполнены на операционных усилителях. Это позволяет компенсировать импульсную помеху с частотой сравнения на варикапе. Кроме того, для дополнительной компенсации помехи введена цепь, состоящая из элемента задержки 7, формирователя 8 импульсов, фазовращателя 9 и аттенюатора 10. При этом параметры элементов схемы устройства могут быть выбраны такими, что обеспечиваемся минимальное время перестройки для импульсных систем регулирования, равное двум периодам регулирования . 1 ил. fe

союз советских

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (я)з Н 03 . 7/00

ГОСУДАРСТВЕННЫЙ КОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ

ПРИ ГКНТ СССР

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К АВ(ОРСКОМУ СВИДЕТЕЛЬСТВУ

0 Ю

Cd

О (21) 4388283/09 (22) 04.03.88 (46) 07.02.91. Бюл. М 5 (71) Московский электротехнический институт связи (72) А.И.Кабанов и А.Е.Захаров (53) 621.396.666 (088,8) (56) Цифровые системы фазовой синхронизации.Под ред. М.И.Жодзишского. M,: Советсткое радио, 1980, с,60, рис. 1.25. (54) УСТРОЙСТВО ДИСКРЕТНОЙ ФАЗО ОЙ А ТОПОДСТРОЙКИ SACTOTbi (57) Изобретение относится к радиотехнике. Цель изобретения — повышение быстродействия и уменьшение уровня дискретных компонент в спектре выходного сигнала дискретной фазовой автоподстройки частоты, Устройство содержит опорный 5 и подстра„„5U „„1626380 А1 иваемый 1 генераторы, Последний выполнен с анодным и катодным входами управляющего элемента на варикапе. К анодному входу подключен выход интегратора 6 со сбросом, а к катодному — выход интегратора

4, которые выполнены на операционных усилителях. Это позволяет компенсировать импульсную помеху с частотой сравнения на варикапе. Кроме того, для дополнительной компенсации помехи введена цепь,состоящая из элемента задержки 7, формирователя 8 импульсов, фазовра цателя

9 и аттенюатора 10, При этом параметры элементов схемы устройства могут быть выбраны такими, что обеспечивае ся минимальное время перестройки для импульсных систем регулирования, равное двум периодам регулирования. 1 ил, 1626380

Изобретение относится к радиотехнике и может быть использовано в импульсных системах синхронизации и синтезаторах частоты, где требуется высокое быстродействие и малый уровень дискретных компонент в 5 спектре выходного сигнала.

Цель изобретения — повышение быстродействия и уменьшение уровня дискретных компонент в спектре выходного сигнала.

На чертеже представлена структурная 10 электрическая схема устройства дискретной фазовой автоподстройки частоты, Устройство содержит подстраиваемый генератор 1 с двумя входами управления частотой: катодным и анодным, делитель 2 15 частоты, импульсно-фаэовыйдетектор 3, интегратор 4, опорный генератор 5, интегратор б со сбросом, элемент 7 задержки, формирователь 8 импульсов, фаэовращатель 9, аттенюатор 10, 20

Устройство работает следующим образом.

При наличии в устройстве частотной расстройки между сравниваемыми в импульсно-фазовом детекторе 3 сигналами на 25

eI c} выходе появляются импульсы, длительность которых пропорциональна разности фаэ. Эти импульсы воздействуюг на интегратор 4, в результате чего появляется положительное управляющее напряжение на 30 катодном входе. Импульсы с выхода импульсно-фазового детектора 3 поступают также на вход интегратора б со сбросом, содержимое которого периодически обнуляется сигналом опорного генератора 5. 35

Напряжение с выхода интегра гора б со сбросом далее управляет частотой по анодному входу управления. В результате частота подстраиваемого генератора изменяется таким образом, что уменьшается частотна 40 ошибка между сравниваемыми сигналами.

В синхронном режиме работы на ка одный вход управления поступает напряжение, которое компенсирует частотную расстройку, а с выхода интегратора б со сбросом 4,> поступает напряжение, близкое к нулевому уровню, Передаточная функция идеального ингегратора и интегратора сэ copocur, а 1стройст ве име1от соответственно вид 50

Ки(Р) = Ки/Р; () Кис(Р) = Кис (1 Е ) кР <2) где Ки, Кис — коэффициент усиления инте. ратора и интегратора со сбросом соответсг- 55 венно;

Т вЂ” период регулирования в cllc; геме, Учитывая коэффициент передачи фазового детектора Кфд(В/рад,) делителя с ие. ременным коэффициентом усиления в цепи обратной связи 1/N и передаточную функцию перестраиваемого генератора Кп(Р) =

= 2л5/Р, запишем передаточную функцию разомкнутого устройства

К,(Р) (Ки+ — ð (1-е ")) Р,(3) где S — крутизна управления подстраиваемого генератора, Гц/В.

Применяя к (3) дискретное преобразование Лапласа и учитывая связь между передаточной функцией замкнутой и разомкнутой системы, находит дискретную передаточную функцию системы по ошибке *... Й) — -,— - -" — - — () е2 I + g 1 ((3 p/»,— 2 ) с1 — А где о= PT — безразмерный параметр преобразования;

A=-2 гг S. Кис Кфд T/N. В= 2л 5Ки Кфд T/N — параметры кольца фазовой автоподстройки частоты.

Из равенства (4) следует, что система ил1еет минимальное время переходного процесса при выполнении условий конечной длительности переходного процесса, т,р,при А =- В= 1.

Длч обеспчения указанио быстродействия к<.эффициенты усиления интегратора и интегратора со сбросол1 определи отсч гю

4 ормуле

РлднT I4,„-„ (5)

При использовании и лпульсно-фазового детектора на цифровых интегральных микросхемах, имеющих yðýâñ чь выходных ил1пчльсов, поступающих на иHòегратор и.1нIe;р тор со гбросом, отнесенный к г„.м ице вре лени и равный LJo, крутизна импульс»ого фазового детектора определяется по фо11луКфд =- IJQ Т/2 z (В/ рад) . (t)

U0 имеет раэмерност ь В/с,Такая размерность отражает тот факт, что налояжение на вь:ходе детектора существует не посгоянно, а только в моменты измерения разности фаз и лпульснь.к посл довательно. стей, погтупающих íà ere входы.

ВЫбвр Г1арзл1ЕтрО.: уетрОИГтна 1аЗОВОй ав1оподстройки частоты в соответствии с форс..улами (5) и (5) иозв<;ля. обесг.ечить ..ипил лльное время п с:естройки для дискретнь.х астатических систем pe "yn.верования, равное двум периодам рсгул, рования, при эь соко л подавлении дискретных составляI щик в спектре в,ходно-о сигнала, На практике «рел ч перестройки может

Q1flI11аться от пре:,II11 Hoго значения. Это

1626380

Составитель Л.Шурухин

Техред М.Моргентал

Корректор А,Осауленко

Редактор В.Данко

Эаказ 285 Тираж 447 Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, MGGKBa, Ж-35, Раушская наб., 4/5

Производственно-издательский комбинат "Патент", г. Ужгород, ул.Гагарина, 101 определяется соответствием реального и идеального устройств.

Вследствие поступления сигнала помехи, кратной частоте сравнения в кольце фазовой автоподстройки частоты на анодный и катодный управляющие входы подстраиваемого генератора 1, происходит компенсация импульсной помехи непосредственно на варикапе, Путем регулировки формы импульса в формирователе 8 импульсов, его фазы в фаэовращателе 9 и амплитуды в аттенюаторе 10 достигается минимизации уровня дискретных компонент в спектре выходного сигнала, Следует отметить, что когда компенсация импульсной помехи происходит непосредственно на варикапе и не требуется подачи импульсного сигнала на анодный управляющий вход, затухание аттенюатора 10 устанавливают бесконечно большим. Однако в большинстве случаев введенная цепь компенсации из блоков 8-10 позволяет осуществить более полную и точную компенсацию импульсной помехи, кратной частоте сравнения в кольце.

Формула изобретения

Устройство дискретной фазовой автоподстройки частоты. содержащее последовательно соединенные подстраиваемый генератор, делитель частоты, импульсно-фазовый дегектор и интегратор со сбросом, опорный генератор, выход которого соеди5 нен с вторым входом импульсно-фазового детектора, а также интегратор, вход которого соединен с выходом импульсно-фазового детектора, о т л и ч а ю щ е е с я тем, что, с целью уменьшения дискретных компонент

10 и повышения быстродействия прй выполнении интегратора со сбросом и интегратора в виде аналоговых элементов на основе операционных усилителей, подстраиваемый генератор, содержащий варикап в качестве

15 управляющего элемента, выполнен с катодным и анодным входами управления,при этом выходы интегратора и интегратора со сбросом соединены соответственно с катодным и анодным входами управления под20 страиваемого генератора, между выходом опорного генератора и анодным входом управления подстраиваемого генератора введе><ы последовательно соединенные элемент задержки, формирователь импуль25 сов, фазовращэтель и аттенюатор, причем выход элемента задержки соединен также с входом сброса интегратора со сбросом.