Дробно-пропорциональный преобразователь частот

 

Изобретение относится к радиотехнике Цель изобретения - повышение спектраль ной чистоты выходных колебаний за счет уменьшения помех дробности. Дробно-пропорциональный преобразователь частот содержит накапливающий сумматор (НС) 1. многофазный накапливающий сумматор (МНС) 2. первый, второй N-й управляемые делители 3i. 32 Зм, первый, второй. .. , N-й фазовые детекторы 4i, 424м, сумматор 5, фильтр 6 нижних частот, управляемый генератор 7. При этом ОДНС 2 выполнен в виде N НС, каждый из которых содержит мультиплексор, регистр, сумматор кодов, логический элемент И, блок постоянной памяти . Цель достигается тем, что за счет применения N фазовых детекторов 4i, 424ы низкочастотная паразитная составляющая на их выходах будет в N раз MCHI ше. чем в случае использования лишь одного г.азового детектора 4i. При этом амплиту„.о паразитной составляющей на входе управляемого генератора 7 будет также в N раз меньше. 5 ил. (Л С L о ю о со оо CJ ь

СОЮЗ СОВЕ ТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК

<я is Н 03 1 7/08

ГОСУДАРСТВЕННЫЙ КОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ

ПРИ ГКНТ СССР

II 1

)It, 1 (ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (21) 4195974/09 (22) 20.02.87 (46) 07.02,91. Бюл. N. 5 (71) Московский физико-технический институт (72) А.Л.Лилеин, В.П.Псурцев и А.С.Терен|ьев (53) 621.373,42 (088.8) (56) Патент США М 3928813, кл. 331-1А, 23.12.75.

Авторское свидетельство СССР

N 873419, кл, Н 03 1 7/08, 16 11 79. (54) ДРОБНО-ПРОПОРЦИОНАЛ ЬН ЫИ

ПРЕОБРАЗОВАТЕЛЬ ЧАСТОТ (57) Изобретение относится к радиотехнике

Цель изобретения — повышение спектральной чистоты выходных колебаний за счет уменьшения помех дробности, Дробно-и ропорциональный преобразователь частот сол,»

„.,5U„„1626383 А1 держит накапливающий сумматор (НС) 1, многофазный накапливающий сумматор (MHC) 2, первый, второй,..., N-й управляемые делители 3i, 32,..., Зм, первый, второй, ..., N-й фазовые детекторы 41, 42, ..., 4N, сумматор 5, фильтр 6 нижних частот, управляемый генератор 7. При этом QHC2 выполнен в виде N НС, каждый из которых содержит мультиплексор, регистр, сумматор кодов, логический элемент И, блок постоянной памяти, Цель достигается тем, что за счет применения N фазовых детекторов 4i, 4z, ..., 4N низкочастотная параэитная состагл=ющая на их выходах будет в И раз мень,ье, чем в случае использования лишь одного г азового детектора 4i. При этом амплиту,.-, параэитной составляющей на входе управляемого генератора 7 будет также в N раз меньше. 5 ил.

tI hatt >»

1626383

10

25 Э р

»г

Изобретение относится к радиотехнике и может быть использовано в приемопередающей и измерительной аппаратуре.

Цель изобретения — повышение спектральной чистоты выходных колебаний за счет уменьшения помех дробности.

На фиг, 1 представлена структурная электрическая схема дробно-пропорционального преобразователя частот; на фиг. 2 — временные диаграммы его работы; на фиг, 3 — пример реализации многофазного накапливающего сумматора; на фиг. 4 — временные диаграммы его работы; на фиг. 5 — пример реализации накапливающего сумматора.

Дробно-пропорциональный преобразователь частот содержит накапливающий сумматор (НС) 1, многофазный накапливающий сумматор (МНС) 2 первый, второй,..., N-й управляемые делители 3>,32,...,3(4, первый, второй,....N-й фазовые детекторы

4>,42,...,4м,сумматор 5, фильтр 6, нижних частот, управляемый генератор 7. МНС содержит первый, второй,...,N-й НС 8l,82,...,8г4, НС содержит мультиплексор 9, регистр 10, сумматор 11 кодов, логический элемент И

12, блок постоянной памяти (БПП) 13.

Дробно-пропорциональный преобразователь частот работает следующим образом.

Выходная частота дробно-пропорционального преобразователя частот определяется соотношением f=Kfl, где К - входное число, fl — тактовая частота. На фи r, 2 и риведены временные диаграммы работы для К=1

=2 — = 10,012 и числа фаз N=2. В данном

4 случае НС 1 и МНС 2 одноразрядные, Кц »» -=

102, Кдр ст. = О, Кдр,»л»» = 1. На фиг. 2а показана тактовая последовательность, поступающая на тактовый вход дробно-пропорционального преобразователя частот.

С тактовой частотой fl г» HC 1 производится суммирование числа К„»«со своим содержимым, значения суммы и импульсы переноса НС 1,показаны соответственно на фиг. 2б,в. B MHC 2 с той же тактовой частотой производится накопление числа Кдр, . с учетом сигнала переноса от НС 1. MHC 2 вырабатывает N сигналов переноса. сдвинутых один о носительно другого (фиг,2г,д).

В отсутствии сигнала переноса на выходе МНС 2 в первом, втором„.,N-м управляемом делителе 3<,3z,...,Зг4 производится деление выходного сигнала (фиг.2е), поступающего на тактовый вход первого, второго. „„N-го управляемых делителей 3l,32,..., 3»ч, в число раз, равное Кц »». Вырабатываемые МНС 2 сигналы переноса поступают на управляющий вход каждого из первого, второго, .„ N-ro управляемых делителей

3»,32,...,3г4 и увеличивает его коэффициент деления на единицу, после чего вновь устанавливается прежний коэффициент деления. Выходные сигналы первого, второго, ..., N-ro управляемых делителей 3l, 3z...„3»ч показаны на фиг. 2ж,э.

В первом, втором, ..., N-м фазовых детекторах 41, 42, ..., 4(4 сигналы с выхода соответственно первого, второго, „., N-го управляемых делителей 31, 32, ..., 3(4 сравниваются по фазе с тактовой частотой. Сигналы фазовых рассогласований (фиг.2и,к)

v. ûõoäoâ соответствующих первого в торого, ..., N-го фазовых детекторов 4l, 4z...., 4»4 поступают на входы сумматора 5. (1остоя,-»ная составляющая фазовых рассогласований возрастает на выходе сумматора 5 в N раз, а переменная (низкочастотная) усредняется эа счет сдвига фаз (фиг.2л), Высокочастотные пульсации вь»ходног». сигнала сумматора 5 устраняются фильгро»л

6. Сигнал с выхода»t лльтра 6»»оступае на уг»равляе»ль»й генератор 7.

MHC 2 содержит N НС 8»-8»ч с соответственно параллельно соедине»»нь»ми входами переноса, числовыми входамн. тактовь»M»1 входами и в »од 3I»v уста ».>вк»

»>ыходь» переноса»4 НC 8»-8» являются выходами MHC 2.

Hл фиг. 4 показаны временные ди; гр-;лмы работаь» МНС 2 для случая, I:îãäà число его <(аз равно четырем, а старшие р-зряды дробной части входного числа равн,» нулю.

Перед на»алом работь MHC импульсом от в»»ешнего генератора, подаваемым на вход установки (фиг.4а), в каждый НС производится установка числа I — 1, где i — номер» ir (i= 1,2...., N). В последующей работе вход установки МНС2 не испогьзуется, На входь всех N НС 8l- 8II поступает одно и то же число, тактовые импульсы (фиг,4б) и сигнал и.:-реноса с НС 1 (фиг.4в). С тактовой частотой во всех N НС 8 I-8r4 пооизводится суммирование поступаюшего на числов».»» в;од числа со своим содержимы л с учет».;л переноса от НС 1. Текущие значения ".умм c : переносов N НС 8>-Ру, пока ань» на ф»

4г-л соответственно.

На фиг. 5 показан пример реали»ци.. одного иэ N нС Bl-8г4, выход переноса сумматора 11 соединен с первым Вх .",ом логического элемента M 12. Вход переноса и вход второго числа сумматора 11 являются соответственно входом переноса и числоВым входо1л НС 81...„8г4, Второй вход му! типлексора 9 соединен с выходом БПП 13, и котором содержится число l-1, записываемое в регистр 10 сигналом на его тактовом входе при г»оявлении импульса на упрар»»я1626383

55 ющем входе мультиплексора 9 I-го НС

8i,...,8N, Управляющий вход мультиплексора 9 является входом установки в каждом иэ НС 81,.Д,8N. Для гарантированной записи числа с выхода БПП 13 на регистр 10 длительность импульса на входе установки мультиплексора 9 должна быть больше периода сигнала на тактовом входе регистра

10. После записи числа в последующей работе каждого иэ N НС 81,...,8«мультиплексор 9 соединяет числовой вход регистра 10 с выходом суммы сумматора 11. Параллельно соединенные тактовый вход регистра 10 и второй вход логического элемента И 12 являются тактовым входом соответствующего иэ N НС 81,...,8N. 8ыход логического элемента 12 является выходом переноса со ответственно N-го НС Sl,....8«. С тактовой частотой, поступающей на вход, в сумматоре 11 производится суммировэние содержимого регистра 10 с внешнил1 числом поступающим на числовой вход с уче1ол1 сигнала переноса. Полученная сумл1э вновь заносится в регистр 10. Логический элел1ент

И 12 производит тэктирование сигнала пгреполнения сумматора 11.

НС 1 {фиг.1) может иметь такую же схему как и любой из N НС SI,...,S«Однако в

HC 1 нет необходимости в;эписи чиг Ia перед началом работы, поэтому в нем vnхет отсутствовать.ЬПП 13 и мультиплексор 9, э выход суммы сумматора 15 непосрегственно соединяется с числовым входом рпгистрэ lO

Не каждый из N НС 81...8«являе1ся цифровым эквивалентом интегратора, поз тому число ь ràæäîv из N НС 8, . Ц«будет изменяться по линейному закону, а с у: етом конечной емкости накапливающего сумматора — пилообразно. Пилообраэныи вид byдет иметь и ниэкочас-.отная пэрэзитная составляющая напряжения на выходе каждого из N фазовых детекторов 41,...,4«. Однако их амплитуда будет в N раз меньше, чем в случае использования лишь одного фазового детектора 4. Здесь учтено, что крутизна каждого фазового детектора 4l,...,4« должна быть в N раз меньше, чтобы суммарная крутизна всех фазовых детекторов

4,...,4« была такой же, как в случае использования лишь одного фазового ретектора

4>. При этом амплитуда паразитной составляющей на выходе сумматора 5 и на входе управляемого генератора 7 будет пример5

Зб

50 но в N раэ меньше. Соответственно уменьшится параэитная фаэовая модуляция выходного сигнала, который, таким образом, будет иметь меньшие искажения, Формула изобретения

Дробно-пропорциональный преобразователь частот, содержащий последовательно соединенные сумматор, фильтр нижних частот и управляемый генератор, первый управляемый делитель частоты, сильный вход которого подключен к выходу управляемого генератора, а также первый, второй,..., N-й фаэовые детекторы, выходы каждого из которых подключены к соответствующему входу сумматора, э первые входы первого, второго, ..., N-го фазовых детекторов объединены и являются тактовым входом дробно-пропорционального преобразователя чэстот, о т л и ч э ю шийся тем, что, с целью повышения спектральной чистоты выходных колебэнии за счет уменьшения помех дробности, введены последовательно соединенные накапливающий сумматор и многофазный нэкэпливэюн1ий сумматор, и второй, ..., N-й управляющие делители частоты, при этом выходы первого, второго, N-го упрэпляемык делителеи частоты подключены к вторым входам соотвс .тственно перво о, второго ., N ro фaarIIInro детекторэ, первыи, второи, ..., И-и исходы 1но офэзного накапливающего сумл;,.торэ соединены с упрэвляк щими II .одами сь > ветственно первого, второго..., И-го у хэвляpvых делителеи чэгт0Tû, кодовыe влод л которых обьединены и являюгся входом Кода целой части коэффициента деления дробно-пропорционального преобразователя частоты, сигнальные входы второго, ..., N-го управляемых делигелей чэс1 ты под; 1ючены к выходу управляемого генератора, тактовые входы накапливающего сумматора и многофаэного накапливающего сумматора соединены с тактовыми входами всех фазовых детекторов, кодовый вход накапливающего сумматора и кодов и влод многофазного накапливающего сумматора являются соответственно входом кода младших разрядов дробной части и кода старших разрядов дробной части коэффициента деления дробно-пропорционального преобразователя частот.

1626383

1 1.

f! s..,,! Г

f) p. ) P MaC J ) Р- ))

) J )г

4 ) Чл1

9++<

")m - гг )г г,г г г гг гг

)с Г .! )Г бГ ! Г !Г

1

F с

) йыг. 3

1626383 ь) } ).л ) Редактор В.Данко

Заказ 285 Тираж 448 Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35, Раушская наб., 4/5

Производственно-издательский комбинат "Патент", г, Ужгород, ул.Гагарина, 101

>j hi< а в

)й йь

Составитель Ю.Ковалев

Техред М.Моргентал Корректор A.Îcàóëåíêo