Каскад линии задержки

 

Изобретение откосится к радиоэлектронике , технике связи, измерительной технике и другим областям, где возникает необходимость прецизионной задержки импульсных и аналоговых сигналов. Цель изобретения - уменьшение погрешности и расширение диапазона задания задержки - достигается введением дополнительных связей между элементами устройства, в состав которых входят сигнальный и тактовые входы, аналоговый регистр 1, коммутатор 2, входной 3 и выходной 4 ключевые элементы, синхронизатор 5 и схема управления 6. Благодаря новым связям в устройстве обеспечена малая дискретность программного управления при тактировании непрерывной тактовой последовательностью импульсов, которая в этом случае может быть кварцоваиная, что обеспечивает , в свою очередь, высокую точность программного управления. Положительный результат от использования устройства состоит также в расширении диапазона программного управления , так как для получения того же .диапазона программного управления в известном устройстве потребовалась i бы существенно большее количество выходов регистра 1. 2 з.п. ф-лы, 2 ил, оэ to со со ел со

СОЮЗ СОВЕТСИИХ

РЕСНИЬЛИН..SU„„1629959 (51)5 к 03 Н 7/30

ОПИСАНИЕ ИЗОВРЕТЕНИЯ

Н А ВТОРСКОМУ СВИДЕТЕЛЬСТВУ

ВЖ

Nk3780E. БЛ

ГОСУДАРСТ8ЕННЫЙ КОМИТЕТ

flO ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ пРи пют сссР

/,(21) 4665927/21 (22) 23.03.89

:(46) 23.02,91. Бюп. У 7 (71) Конструкторское бюро "Шторм"

:при Киевском политехническом институ,те им, 50-летия Великой Октябрьской социалистической революции (72) А,И.Фендриков (53) 621.318(088.8) (56) Авторское свидетельство СССР

У 1019589, кл. Н 03 Н 7/ЗО, 1983.

Авторское свидетельство СССР

У 560321, кл. Н 03 Н 7/30, 1977. (54) КАскАд линии ЗАдеРжкй (57) Изобретение относится к радиоэлектронике, технике связи, измери-. тельной технике и другим областям, где возникает необходимость прецизионной задержки импульсных и аналоговых сигналов. Цель изобретения— уменьшение погрешности и расширение диапазона задания задержки - достигается введением дополнительных свя2 зей между элементами устройства, в состав которых входят сигнальный и тактовые входы, аналоговый регистр

1, коммутатор 2, входной 3 и выходной 4 ключевые элементы, синхронизатор 5 и схема управления 6. Благода-. ря новым связям в устройстве обеспечена малая дискретность программного управления при тактировании непрерывной тактовой последовательностью импульсов, которая в этом случае может быть "кварцованная", что обеспечивает, в свою очередь, высокую точность программного управления.

Положительный результат от использования устройства состоит также в расширении диапазона программного управления, так как для получения того же ,диапазона программного управления в известном устройстве потребовалось бы существенно большее количество выходов регистра 1. 2 з.ц. ф-лы, 2 ил.

1629959

Изобретение относится к радиоэлектронике, технике связи, измерительной технике, а также к другим областям науки и техники, где возникает необходимость в прецизионной задержке импульсных сигналов, радиосигналов и аналоговых сигналов.

Целью изобретения является уменьшение погрешности и расширение диапа- III зона задания задержки.

На фиг.l приведена структурнофункциональная схема каскада;, на фиг„2 — двухканальный Вариант выполнения аналогового регистра и коммута- (5 тора.

Каскад линии задержки (ЛЗ) содержит аналоговый регистр l, коммутатор 2, входной ключевой элемент (КлЭ) 3, выходной КлЭ 4, синхронизатор 5 и схему 6 управления (СУ), Синхронизатор 5 имеет первый 5..1, второй 5.2 и третий 5..3 Входы и выходы 5.4 и 5.5. Су 6 имеет первый

6.! второй 6.2 и третий 6." входы и 25 первый 6.4, второй 6.5, третий 6,6 четвертый 6.7 выходы. Регистр имеет первый 1.1, второй 1.2 и третий 1 .3 входы и выходы. Коммутатор 2 11меет . сигнальный и кодовый входы 2.! и выход 2.2. Входной КлЭ 3 имеет сигнальный 3.1 и управляющий 3." Входы и основной 3.3 и дополнительный 3.4 выходы. Выхоцной клЭ 4 имеет сигнальный основной 4.1 управляющий 4.2

35 и сигнальный дополнительный 4,3 входы и Выход 4 . 4.

Узлы соединены следующим образом, f

Вход 5.1 соединен с тактовым входом каскада задержки, вход 5,2 — с выходом 6,7; выход $.6 с входом 5,3, выход 6.5 — с управляющими Входами

КлЭ 3 и 4, выходы 5.4 и 5.5 — с входами 1,1 и 1.2 соответственно» вхОд 3 1 с сиIняльным ВхОдОм I.ас 15 када ЛЗ, Вход 4.3 — с выходом 3,4, ВхОд ° 3 с Выходом 3,3» ВхОд чà1

Выходом 2,2, вход 2.1 — с Выходом

6,,4, вход 6.1 — с основной кодовой

I1tpHofI (шиной старших разрядов) КВс када ЛЗ, а объединенные входы 6,2 и

6.3 — с дополнителъной кодовой шиной (шиной мпадших разрядов).

Синхронизатор 5 содержит первый !

7 и второй 8 счетчики, дополнительный КлЭ g первые входы счетчиков

:и КлЭ 9 соецинены с входом 5.1, Выход счетчика 8 — с вторым входом

КлЭ 9, выход КлЭ 9 — с объединенными третьим входом счетчика 7 и выходами 5.5, а второй вход счетчика 7— с Входом 5.2.

СУ содержит основной 10 и дополнительный ll мультиплексоры, первую

12 и вторую 13 схемы ИЛИ, Вторая схема ИЛИ имеет две группы входов. Пе—

P вая группа входов объединена с группой входов первой схемы ИЛИ с вто ым

» орым входом (второй группой входов) мультиплексора 11, с первым Входом (первой группой входов) мультиплексора

10 и подсоединена.к входу 6.1. Вторая группа входов (второй вход) схемы

ИЛИ 13 является входом 6.3 СУ. Выходы мультиплексоров соединены с выходами

6.4 и 6.7 соответственно. Выход схемы

ИЛИ 13 соединен с выходом 6.5» а выход схемы 12 — с общей тачкой соецинения выхода б,б и управляющих входов обоих мультиплексоров. Регистр 1 содержит усилители-формирователи !4 и

15 и ППЗ-регистр !б (регистр на ппиборах с переносом заряда) . Узлы 14 и 15 включены между входами 1. и 1,2 и тактовыми входами ППЗ-регистра 16, сигнальный вход последнего является

ВХОДОМ 1.3» а его Выходы являются выходами регистра 1. При двухканальном исполнении ППЗ-регистр 16 (фиг.2) содержит парофазный каскад 17 (IIK) и две линейки 18 и 19 приборов с переносом заряда. П1< 17 Включен на сигнальных входах линеек 18 и !9. ТактоВые входы линеек объединены. При двухканальном исполнении коммутатор. 2 содержит последовательно-соединенные

Дойной коммутатор 20 и дифференциальный каскад 21, Каскад ЛЗ работает следующим обраЗОМ

Сигнал U(t)„ подлежащий .задержке» поступает с сигнального входа каскада ЛЗ на входной КлЭ 3. Тактовый сигнал в виде импульсов, следующих с частотой f с тактового входа каскада

ЛЗ поступают па вход 5.1 синхронизатора, в котором Она с помощью счетчика 8 делится в К раз до частоты

fI= f/K. На кодовый вход каскада ЛЗ (на кодовые шины каскада ЛЗ) поступает число А, которым задана требуемая задержка ." сигнала U,t:I. Число

А представлено в виде А == а!К + а » где а! и ао — числа, отражающие собой значения соответственно старших и младших разрядов двоичного кода числа А, а К вЂ” Вес единицы старших

5 16 разрядов ° 1исло а< (число а ) поступает с основной (дополнительной) шины кодового входа на входы 6.1 (6 ° 2, 6.3) СУ 6. В СУ 6 с помощью схем ИЛИ 12 и !3 числа А и а< анализируются на предмет отличия их от нуля. При этом на входах схем ИЛИ формируются логические сигналы, которые управляют работой мультиплексоров и КлЭ 3 и 4. Если А = О, тогда

КлЭ 3 и,4 устанавливаются в такое положение, при котором сигнал с входа каскада ЛЗ поступает (череэ

КлЭ} на его выход, минуя аналоговый регистр 1 и коммутатор 2, что соответствует нулевой задержке, т.е. <"," = О.

Если А << О, тогда с помощью КлЭ 3 и

4 вход регистра 1 подключается на вход

Kàcêàän ЛЗ, а выход коммутатора 2 на выход каскада ЛЗ. В этом случае задержка сигнала определяется числом

Мо» поступающим на кодовый вход коммутатора с выхода 6,4, частотой f импупьсов записи (поступающих на вход

2.2 .регистра) и временным сдвигом импульсов считывания (поступающих на вход 2.1). по отношению к импульсам записи. Частота f и сдвиг t< задают р ся с помощью синхронизатора 5 под действием числа М< и логического сигнала .Б, поступающих на входы соответственно 5.2 и 5.3 синхронизатора с выходов СУ 6. Если число а<= О (число à< ) О),. то на выходе схемы

ИЛИ 12 формируется сигнал Б = О (Б=l). Под его действием в СУ 6 мультиплексор 10 передает с входов на выход 6.4 число М„= à (M = а ), мультиплексор 11 передает с входов . на выход 6.7 число M<= a<(М<=а„), а:КлЭ 9 передает на ыход 5.4 синхронизатора импульсы записи, следующие с частотой f+= f(f =f<). Временной сдвиг t формируется с помощью счетчика 7, работающего в режиме вычитания, Под действием каждого импульса с выхода КлЭ 9 в счетчик 7 записывается число М, которое затем начина- . ет уменьшаться под действием импульсов частоты f< поступающих на его первый вход с входа 5.1. Как только число М< уменьшается до нуля, на выходе счетчика 7 формируется импульс, запаздывающий относительно записи на время t<= M

Таким образом, с помощью синхрони" затора 5 и СУ 6 формируются последовательность импульсов записи и по29959, б следовательнЬсть импульсов считывания, которые, поступая на входы l 1 и

1.2, управляют задержкой сигнала в

5. регистре 1. В последнем указанные импульсы после формирования и усиления в усилителях 14 и 35 поступают на тактовые входы ППЗ-регистра-16 (фиг.2) . Под действием импульсов sa<О писи в ППЗ-регистре 16 сигнал U(t) дискретизируется, его мгновенные з нач ения пр еобр азуютс я в э арядовые пакеты, которые продвигаются по приборам с переносом заряда (ячейкам

15 динамической памяти) по направлению . к выходам ППЗ-регистра 16. Достигая выходов ППЗ-.регистра заряды преобразуются в пропорциональные уровни (ступеньки) напряжения под действием

20 последовательности импульсов считывания, С помощью коммутатора 2 под действием числа М, поступающего на его кодовый вход с выхода 6.4 СУ, на его выход (и далее на выход каскада ЛЗ)

25 передается сигнал с М -го выхода

ППЗ-регистра !6.

С учетом временного. сдвига

= M

У M,/„-Х, M H либо с учетом того, что f. = f/K

Е = (noMDK+ М<)И, (2) где .и — .число ячеек памяти между любыми соседними выходами

ППЗ-регистра;

М < = 0,1,2...,,К-1;

M> = О» 1»?» ° а ц»N (N .число ныхо дов ППЗ-регистра).

Пример. Пусть ППЗ-регистр имеет 11=8 выходов, число п =1 ячеек д памяти между соседними выходами, коэффициент К=8 деления счетчика 8, задержка задана числом А=12 в двоичном коде (т.е. код 001100), которому соответствуют числа а< =1 (ход ОО1) и а„=4 (код 100). Числа а< и ар поступают на шины основную (старших разрядов) и дополнительную (младших разрядов) соответственно. Поскольку а< )О, то Б=1, Мр=а<-— 1, М =э<<=4, f"= f/K = f/8. Подставляя эти значения в (1),получают значение задержки < = 12/f, которое равно требуемол му i

Если ППЗ-регистр 46 и коммутатор

2 выполнить согласно фиг Л, то работа каскада ЛЗ не изменяется. Однако

7 1б299 в ППЗ-регистре входной сигнал преобразуется вначале в два противофазных один другому сигнала, которые раздельно задерживаются в линейках 18 и 49. С помощью сдвоенного коммутатора 20

5 одноименные Ng=e выходы линеек (ППЗрегистров) 18 и 19 подключаются на входы дифференциального каскада 21.

С помощью последнего выполняется обратное преобразование задержанных парофазных сигналов в один задержанный сигнал, поступающий на выход коммутатора 2.

Подставляя в (2} предельные значения N Ê-1,, М .= N, п 1, получают диапазон значений задержки А =

= К N + К- 1 для предлагаемого каскада ЛЗ либо Л = N + N-1 с учетом того, 2 что обычно K=N. Сравнение A< c аналогичной характеристикой A известНого показывает, что предлагаемый каскад имеет в А /А = 0+1 раз больший диапазон значений задержки. Полученный положительный результат можно интер- 25 претировать также как упрощение каскада ЛЗ, так как для получения такого же диапазона задержек в известном потребовалось бы в М раз большее число выходов регистра 1, который, как Зр известно, является наиболее сложным узлом каскада ЛЗ. Предлагаемый каскад

ЛЗ работает на фиксированной частоте

f тактовый импульсов, которая кварцо. вана, Зто гарантирует предлагаемому каскаду ЛЗ кварцевую точность и стабильность задержки сигнала, поступающего на его вход, В известном точность задержки определена погрешностью задания частоты перестраиваемого генератора тактовых импульсов и ста3 бильностью его частоты. Как извест— но, стабильность кварцевого генератора на один-два порядка выше стабильности частоты перестраиваемого генератора, Следовательно, можно утверждать что точность задержки

9 сигнала в предлагаемом каскаде ЛЗ также на один-два порядка выше,. чем у известного.

Таким образом, благодаря новым связям между узлами устройства пред,лагаемый каскад ЛЗ точна@ и имеет больший диапазон значений задержки. формула изобретения

1.Каскад линии задержки, содержащий сигнальный и тактовый входы, основную кодовую шину, синхронизатор, схему управления, аналоговый регистр, входной и выходной ключевые элементы и коммутатор, при этом выход, сигнальные и кодовые входы коммутатора подсоединены к сигнальному входу выходного ключевого элемента, к выходам аналогового регистра и к первому выходу схемы управления соответственно, а второй выход схемы управления соединен с управляющим входом. входного ключевого элемента, о т л и ч а ю— щ и и .с я тем, что, с целью уменьшения погрешности и расширение диапазона задания задержки, первый, второй и дополнительный третий входы синхронизатора соединены с тактовым входом каскада линии задержки, с четвертым дополнительным и с третьим выходами схемы управления, первый .и объединенные второй и третий входы схемы управления подсоединены к основнои и дополнительной шинам соответственно, аналоговый регистр снабжен первым, вторым и третьим входами, которые подсоединены к первому выходу синхронизатора, к второму ыходу синхронизатора и к основному выходу входного ключевого элемента соответственно, управляющий и дополнительный сигнальный входы выходного ключевого элемента соединены с управляющим входом и с дополнительным выходом входного ключевого элемента, 2 Каскад по п.1, о т л и ч а ю— шийся тем, что, синхронизатор выпол::ен в виде двух счетчиков и дополнительного ключевого элемента, при этом первый вход синхронизатора подключен к первым входам счетчиков и дополнительного ключевого элемента, вторым и третьим входами синхронизатора являются второй вход первого счетчика и управляющий вход дополнительного ключевого элемента, выход второго счетчика соединен с вторым входом дополнительного ключевого элемента, первым и вторым выходами синхронизатора являются выход.rrepporo счетчика и обьединенные третий вход первого счетчика и выход дополнительного ключевого элемента, З.Каскад по п.1, о т л и ч а ю— шийся тем, что схема управления выполнена в виде основного и дополнительного мультиплексоров, а также первой и второй схем ИЛИ, при этом первым входом схемы управления явля9 1629959 10 ется объединенные вход первой схемы второй вход второй схемы ИЛИ, выход

ИЛИ, первый вход второй схемы щщ, первой схемы ИЛИ соединен с третьими первый вход основного мультиплексора входами основного и дополнительного и второй вход дополнительного муль- мультиплексоров и с третьим выходом типлексора, вторым входом схемы уп схемы управления, выходы основного

5 ления является второй вход основног мультиплексора, дополнительного мульмультиплексора и первый вход допол типлексора и второй схемы ИЛИ являютнительного мультиплексора, третьим ся соответственно первым, четвертым входом схемы управления является и вторым выходами схемы управления.

»

Фиг.2

Составитель А,Очеретяный

»

Техред Л.Олийнык Корректор М.Кучерявая

Редактор Н.Бобкова

Заказ 442 Тираж 442 Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Иосква, Ж-35, Раушская наб., д. 4/S

Производственно-издательский комбинат "Патент", г.ужгород, ул. Гагарина, 101