Устройство для сравнения двоичных чисел
Изобретение относится к автоматике и вычислит сип.ной технике и может быть использовано для контроля статических и динамических параметров цифровых систем. Целью изобретения является расширение функьлон. ii.iii ix 2 возможностей устройства -sa счет опредепошгя номеров т тстрпчах и номеров гетр, (; г когорт; пр тончо несовпадение др мгччых разрядов. Устройство для сравнения дчоичньс-. чисел содержит три э-u ri i ia НПРАВНОПИАЧ- ИОСТЬ, .чемеч 1ГП1, дна элемента НЛ1- НЕ, три эпемешл II, триггера, элемент 1ЛПР1 Т, дпа счетчика, схем сравнения тетрат, дче группы ле-- II, групп IIJOI-HE, дешифратор, г руппу триггеров, дче группы ггемепт ом , племент П- F, два мультиплексора, ялемент элдер ки, элемента III . устройство п.1- звочяет сравнивать числа, представленчие 1ыраллелг iib M кодом, с рлчПивкон на тетрады и определить номера ратрядов в тетрадах и номера тстпад, в которых прои оппо несовпядеиче . 1 ил. UD (Л с:
СОЮЗ СОВЕТСКИХ
СОЦИАЛИСТИЧЕСНИХ
РЕСПУБЛИК
ÄÄSUÄÄ 1633390 (g1) q 0 06 1 7/04
ОПИСАНИЕ ИЗОБРЕТЕНИЯ
ГОСУДАРСТВЕННЫЙ НОМИТЕТ
ПО ИЗОБРЕТЕНИЯМ И ОТНРЫТИЯМ
ПРИ ГКНТ СССР
H АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (21) 4666382/2 (22) 27.03.89 (46) 07.03.91. Нксг!. 1< 9 (71) Кие(зский политехнический институт ff! f. 50-J(Eòèÿ Великой Октябрь< кой социапис:т!!нес кой реEI Лвтирское сви((с тсльств» СС(,Р ((1156061, кл. (; Об J 7/ Изобретение относится к автоматикее и вычислительной технике и мо— жет быть испо. гьзовлно для контроля стлтических и динамических параметр ов цифр овьгх си от ем. Целью изобретения яв:гяется расширение функциодальнкгх возможностеи устройства зл счет определения I!»I!<— ров ра зр ядов в тетрл.,лх и 11»!le() n!I тетрад, в KQTQJ)I. произопло н< совпадение двоичьнгх разрядов. На чертеже приведена схе гл уст— ройства. Устройство содер .(ит элемент НВРЛВНОЗНЛЧНОСТВ 1, зле!(виты J(? н 3, триггеры и 5, з.(ек(ент Jf!(l(-н! . б, вход 7 ) во зможностс г" у< TJ ой<.TI 3 зл счет опре;(ел< !нгя II«I"с р< в рл.зр««с>в <з Toò()3, „.!х и !I< мер»в тс TJ);1.(, !! кс>Г< 1)1(х пl)ои" < 111(» I1ññ» IIII;!;I о!! <(e,, I 1! 11 "I If I р л 3 ряjl огз ° - о т р ой с т В о д<г)з < J) л в н г, н 1!I j («»и« н к!х < г и с е 1( содер)кит три .).зегг -»l;I Н(:РЛВНОВНЛЧНОСТ(э, -< !elle! I r If:Г(, дззл элемент,. ((ЛИНГ, три з.г!ем.нтл И, чс т !J)el триггера, .элемент . 3АНРВТ,;(I);I счет ш ка, схемы срлннезшя тетра "I д «< 1 руппы элемент»(з If групггу эле (е«тов Jf. IJI-НГ, дешифратор, I (уш у рзггг< ров, двсз группы лемепт.;1 ((. В(, -<ле;г !IT JJ — !В, двл му(11 TIIII:I<. II» )рл, 3«<3!IE IiT 3<з<(ержf;If, «c1»IJ) <»(elxIeIIT,. liJ . Устр»йств и;— )1)О:ГЯ< т СРЛВНИГ<ЛЗ ь «СЛЛ, ПРС.IC)ЛВJIeII РазРЯДов в TF TÐF!Ä 1 ил. нг!«а (ы!о((уст;(новlаl, —.J-llгге,) 8, элсмент И 9, элемснт .(ЛНР(.Т 10, элемепты НГ(ЛВНОВНЛЧН<)СТ(11 и 12, выходы "Больше 13 и ". (ез!1,1(с " 4 устр<н!ства, элемент И. (И 15, ьх»д 16 тлктовггх им— пульсов, элемепт Jf 17, двоп«ный счетчик 18, выходы которого соединены с выходом 19 "Номер T< "рлдн", де(<(з(ф— ратор О выходы ко I ) рого и )1(1<лк)«он(1 к первым Hxo;(ëxf (рупп(1 элементов ИЛИ-HI; 21 и 22, дгзс- I;)ylfr!II элементов И 23 и 24, вх»ды 25 и 26 сравниваем!(х чис ел устройствл, ком!(лрл торы 27 I страд, группу триггеров 28, злемепт И-НЕ 29, злемен г Н . 3"., l! !х< 31 "Рл— венство, 3:земснт JJJ !, д мент И 1633390 33, двсичный cчетчик 34, выходы которого со»динены с выходом 35 "Hot»ep разряда" з тетраде устройства, мультиплексоры 36 и 37, элемент НЕ 38, триггер 39, две группы элементов ИЛИ 40 и 41, элемент 4? задержки и третий элемент НЕ 43. Устройство работает следую»»им образом. На входы 25 и ?б устройства посту10 пают параллельные коды сравнива емых чисел, причем разряды чисел разбиты на т етрады, начиная с младших р а зр ядов. Знаковые разряды чисел всегда по.15 ступают в c apttttte разряды старших тетрад сравниваемых чисел. На вход 7 !Itt÷àëüt»ît» установки устройства поступает нулевой лог»»ческий сигнал, устанавлив.-»ю».»ий триггеры 4, 5, 8 и 39, двоичные счетчики 18 и 34 в нулевое состояние, а группу триггеров 28 — в единичное, При этом на I»Hc(oII,å 31 "Равенство" устройства име25 ется единичныи логический уровень, а на входах 13 и 14 устройства — нулевые логические уровни. Четверть»»» 17 и пятый 33 элементы И закрь»ть» для прохождения тактовых импульсов r. входа 16 устройства нулевыми логическими уровнями с выходов соответс венно элементов И-НЕ 29 и HF, 3?. На их соответственно третьем и втором входах » tàõîäèòã я ра эре»1»аи»»и»1» единич»н»й логический уровень. Устройство готово 35 к работе. Через элемент 42 задеряк»» (задержка осуществляется на время установления переходных процессоч R группе триггеров 28 и двоичном счетчике 181 40 и третий элемент HV, 43 сигнал начальной установки поступает на cHHxphRxo ды группы триггеров 28, записывая в них состояние выходов соответствующих компараторов тетрад. При этом в случае равенства сравниваемых тетрад в соответствующий им триггер запишется единица, а в случае неравенства ноль. Если все тетрады равны, что соответствует равенству сравниваемых чи-5 сел, то на выходе элемента И-HF. 29 останется нулевой потенциал. На выходе 31 "Раве»»ство будет находиться единичный логический уровень, что свидетельствует о равенстве сравниваемых чисел. В счучае неравенства сравниваемых чисел на в»»ходе элементов И-HF. 29 формируется единичн»»й логический уровень, который поступает на второй вход»етвертого элемента И 17, разрешая про -, хождение такч овь»х импульсов с входа 16 тактовых импульсов устройства на счетный вход двоичного счетчика 18. С приходом первого тактового импульса на счетнь»й вход двоичного счетчика 18 на его в»»ходе формируется двоичный код О...1, по которому на втором выходе де»»»»оратора 20 появляется нулевой логический уровень, который поступает на вход стар»»его элемента ИЛИ-HF. из группы элементов ИЛИ-НЕ 21. По кодам, поступаюг»им с в»»ходов первого двоичногп счетчика 18, дешифратора ?О поочередно опрашивает состояния триггеров из группы триггеров 28. При опросе триггера, соответствующего нера»»ноз»»ач»»ь»м тетрадам, на вьгоде соответствую»»его ему элемента ИЛИ-Hl, из группы элементов ИЛИ-НЕ 21 формируется единичный логический уровень. При этом, если старшие тетрадь» ра p»» ntt сравниваемых чисел не равны, то на выходе старшего элемента И1П1-НЕ из группь» элементов ИЛИ-НЕ 21 фор мир унт с я сигнал единичного уровня, tcc I И 17, запрещая прохождение через него тактовых импульсов г. входа 1б тактовых импульсов устройства на счетный вход двоичного счетчика 18. Кроме того, сигнал единичного уровня с выхода старшего элемента ИЛИ-НЕ из группы элементов ЖП4-Hl ?1 поступает на старшие тетради элементов И первой 23 и второй 24 групп элементов И,разрешая прохождение старших тетрад сравниваемых чисел на соответствую»ч »е входы первой 40 и второй 41 групп элементов ИГП1, а через них — на соответствующие входы первого 36 и второго 37 мультиплексоров. На выходе двоичного счетчика 18 и соответственно на выходе 19 "Номер тетрады" устройства будет находиться код О.. ° 1, указывая номер тетради, в которой найдена неравнозначность разрядов, Сигнал нулевого логического уровня с выхода второго элемента ШГ-HF. 73 через четвертый элемент НЕ 32 поступает на третий вход пятого элемента И 33, разрешая прохождение тактовь»х 1633390 импульсов через него на счетный вход второго двоичного счетчика 34. Сигнал единичного логического уровня с выхода четвертого элемента HF. 32 поступлет на первый вход третьего элемента И 9, разрешая прохождение через него сигнала с нь»хода элемента ИЛИ 15. При этом, если одно или оба числа отрицательны, то на ны10 ходе элемента ИЛИ 15 находится единичный логический уровень, а если они оба положительны — нулевой . В случае отрицатепьных чисел в триггер 8 будет записана единица, а в случае положительнь»х — он останется в нулевом состоянии. С приходом первого тактового импульса с выхода пятого элемента И 33 на счетный вход двоичного счетчика 34 на его выходе Аор»п»руется код 001, которьп» поступает нл адресные входы перного 36 и второго 37 мультиплексоров. Первый тактоный импульс с выхода »тятого элемента И 33 поступает через второй элемент НЕ 38 на установочный вход четвертого триггера 39, устлнлнлиная его н единичное состояние. Пу— левой логический уровень с его иннерсвого выхода поступает на разрешающие входы первого 36 и второго 37 мультиплексоров, разрешая прохождение старших разрядов неравнозначных тетрад на выходы мультиплексоров. Тактовые импульсы с выходя устройства 16 через пятый элемент И 38 поступают на дно»»чньп счетчик 34. Код с. выхода двоичного счетчика 34 поступает на адресные входы первого 36 40 и второго 37 мультиплексоров, управляя последовательностью появления разрядов неравнозначных тетрад на их выходах. Разряды сранниваемых тетрлд по45 ступают на входы первого элемента HF.— РАВНОЗНАЧНОСт Ь 1, на нь»ходе которого н случае равенства сравниваемых рлзрядов вырабатывается нулевой логический уровень, а и случае неРавенства — единичный логический ур<,: ень. В первом случае перньп» 2 и второй 3 элементы И закрыты нулевым логическим уровнем с выхода элемента НЕРАВНО— ЗНАЧНОСТЬ 1 и состояния первого 4 и 55 нторого 5 триггеров остаются без изменений ° Во втором случае первый 2 и второй 3 элементы И открываются единичным логическим уровнем с выхода первого элемента HFPABHAÇHA×ÍÎ(:ÒÜ 1. Состояния первого 4 и второго 5 триггеров в этом случае определяются поступающими на их установочные входи разрядами сравниваемых тетрлд. При этом н е任— ничное состояние устанавливается тг пько тот триггер, на установочный нход которого поступает единичный логический уровень. Нл выходе первого элемента ИЛИ вЂ” НЕ 6 устанавливается нулевой логический уровень, блокирующий последующие изменения состояния первого 4 и второго 5 триггеров через первый 2 и второй 3 элементы И, закрывающий пятый элемент И 33 для прохожце»»»»я тактовых импульсов на счетньп» вход двоичного счетчика 34 и открывающий элемент ЗАПРЕТ 10. На выходе 35 "Номер разряда" устройстна находится код номера разряда в неравнозначной тетраде срлвниваемых чисел. 1ри сравнении отр»»цлтельных чисел единичньп» логический уровень с прямого выхода третьего триггера 8 через элемент ЗАПРЕТ 1О поступает на соответствующие входы второго 11 и третьего 12 элементов НЕРАВНОЗНАЧНОСТЬ, в связи с чем на выходах»3 и 14 устройства устанавливаются логические уровни, обратные состояниям первого 4 и второго 5 триггерон. При сравнении положительних чисел устройство работает лналогично, но при этом инвертирования уровней поступающих с выходов первого 4 и второго 5 триггеров на выходи устройство 13 и 14 не происходит, так как третий триггер 8 в этом случае остается Ъ обнуленном состоянии. При сравнении чисел разных знаков на втором такте работы устройства устанавливается первый 4 или второй 5 триггеры н единичное состояние. В этом случае блокировка состояний пер- . вого 4 и второго 5 триггеров происходит сразу после сравнения знаковых разрядов. Уровни нл выходах "Ьольше" 13 и "Меньше" 14 yc: ð,:» твл принимают значения, обратные состояниям первого 4 и второго 5 триггеров соответственно. Таким образом, процесс сравнивания двух чисел заканчивается, как только на выходах первого 36 и второго 37 мультиплексоров появятся разные логические уровни или, если числа равны, 1633390 то сразу же после подачи сигнала ча вход 7 начальной установки устройства. При этом наличие единичного логического уровня на выходе 13 "Больне" устройства свидетельствует о том, 5 что число, поступающее на вход 25 устройства, больне числа, поступающего на вход 2б. Единичный логический уровень на выходе 14 "Меньше" устройства свидетельствует об обратном результате сравнения. Наличие единичного логического уровня на выходе 31 "Равенство" устройства свидетельствует о равенстве сравниваемых чи- 5 сел. На выходе 35 "Номер разряда" устройства находится двоичный код номера разряда в тетраде, в которой обнаружена неравнозначность, считая 20 от старшего разряда в тетраде к младшему. На выходе 19 "Номер тетрады" устройства находится двоичный код номера старшей из тетрад сравниваемых чисел, в которой есть нерав- 25 нозначность разрядов. При этом сравниваемые числа разбиваются на тетрады, начиная с младших разрядов, а номера тетрад считаются от старшей к младшей. 30 Знаковые разряды чисел всегда поступают в старшие разряды старших тетрад сравниваемых чисел. Ф о р м у л а и з о б р е т е н и я Устройство для сравнения двоичных чисел, содержащее три элемента НЕРАВНОЗНАЧНОСТЬ, элемент ИЛИ, элемент три элемента И, три триггера, 40 элемент ЗАПРЕТ, причем выход первого элемента НЕРАВНОЗНАЧНОСТЬ подключен к первым входам первого и второго элементов И, выходы которых соединены с входами установки в единичное 45 состояние соответственно первого и второго триггеров, прямые выходы которь»х подключены к входам элемента ИЛИ-НЕ, выход которого соединен с вторыми входами первого и второго 50 элементов И, вход начальной установки устройства подключен к входам установки в нулевое состояние первого, второго и третьего триггеров, выход третьего элемента И соединен с входом установки в единичное состояние третьего триггера, прямой выход которого подключен к информационному входу элемента ЗАПРЕТ, управляюгр»й вход которого соединен с выходом элемента ИЛИ-HF, а выход подключен к первым входам второго и третьего элементов НЕРАВНОЗНАЧНОСТЬ, вторые входы которых соединены с прямыми выходами первого и второго триггеров, а выходы являются выходами соответственно Больше" и "Меньше" устройства, выход элемента ИЛИ соединен с вторым входом третьего элемента И, о т л и ч а ю щ е е с я тем, что, с целью расширения функциональных возмо7»ностей устройства за счет определения номера несовпадающих разрядов, в него дополнительно введены четвертый и пятый элементы И, первый и второй счетчики, дешифратор, четвертый триггер,первьп», второй, третий и <»етверть»й элементы НЕ, первый и второй мультиплексоры, второй элемент ИЛИ-НЕ, элемент И-НЕ, схемы сравнения тетрад, элемент задержки, группа триггеров. группа элементов ИЛИ-НЕ, первая и вторая группы элементов 11JIIf, первая и вторая группы элементов П, причем вход тактовых импульсов устройства соединен с первым входом четвертого элемента И, выход которого соединен с.о счетным входом первого счетчика, » И и к входу первого элемента НЕ, выход которого является выходом "Раненство двух чисел" устройства, выход второго элемента HJIH-НГ соединен с третьим входом четвертого элемента И и с входом четвертого элемента НЕ, выход которого подключен к первому входу третьего элемента lf и к перво! 633390 10 му входу пятого элеме . а И, второй вход которого соединен с первым входом четвертогo элемента И, выход пя— того элемента И соединен со счетным входом второго счетчика, выходы которого соединены с выходом "Номер разряда н тетраде" устройства и с адресными входами первого и второго мультиплексоров, выход пятого элемен- lp та И через второй элемент НГ соединен с установочным входом четвертого триггера, инверсный выход которого со единен с разрешающими входами перво— I o H второго мультиплексоров, выходы 15 первой и второй групп элементов И, разбитых на тетрады, соединены соответственно их номеру в тетраде с входами соответствующих элементов ИЗБ первой и второй групп, выходы которых gp подключены соответственно к входам первого и второго мультиплексоров, выходы которых соединены с третьими входами первого и второго элементов И и с соответствующими входами первого эл е мента НЕРЛВНОЗНАЧНО(:ТЬ, вход "Начальная установка" устройства соединен с входами начальной установки первого и второго счетчиков, четвертого триггера, с входами установки н 1" триггеров группы, а через элемент задержки и третий элемент НŠ— с синхронизирующими входами триггеров группы, третий вход пятого элемента И соединен с выходом первого элемента ИЛИ-НЕ, входы элемента ШП1 соединены с входами знаковых раэрядон сравниваемых чисел устройства.
