Устройство для сравнения двух @ -разрядных двоичных чисел

 

„„BU„„1640684

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК

А1 (5I)5 G 06 F 7/04

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К АBTOPCHOMV СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ

ПРИ ГКНТ СССР (21 ) 4666907/24 (22) 27.03. 89 (46) 07.04.91. Бюл. Ф 13 (71) Ленинградский электротехнический институт им. В.И.Ульянова (Ленина) (72) В.И.Варшавский, А.Ю.Кондратьев, Н.М.Кравченко и В.Б.Мараховский (53) 681.325.5(088.8) (56) Авторское свидетельство СССР

В 947854, кл. G 06 F 7/04, 1980.

Авторское свидетельство СССР

У 1193659, кл. С 06 F 7/04, 1985. (54) УСТРОЧСТВО ДЛЯ СРАВНЕНИЯ ДВУХ

m-РАЗРЯД1БХ ДВОИЧНЫХ ЧИСЕЛ (57) Изобретение относится к автоматике и вычислительной технике. Цель изобретения — повышение быстродействия и уменьшение аппаратурных затрат, Изобретение относится к автоматике и вычислительной технике.

Цель изобретения — повышение быстродействия и уменьшение аппаратурных затрат.

На фиг. l приведена схема устройства; на фиг,2 - 4 — схемы ячеек сравнения первого яруса, нечетных (кроме первого) и четных ярусов.

Устройство содержит 1(ш+1)/2J ячеек 1 сравнения. первого яруса (где

1х1 — ближайшее не большее х целое число) и j(m+I)/2-1 ячеек сравнения четных 2 и нечетных (кроме первого)

3 ярусов, входы прямых 4 - 4„„и инверсных 5 — 5„, значений разрядов первого числа, прямых 61 — 6, и ин2

Устройство содержит (ш+1) /2, ячеек сравнения (ЯС) первого яруса и (ш+1) /

/2-1 ЯС четных и нечетных (кроме пер" вого) ярусов, входы прямых и инверсных значений разрядов первого числа, прямых и инверсных значений разрядов второго числа. ЯС первого яруса содержит шестнадцать МОН-транзисторов (Т) р-типа и двенадцать Т и-типа. ЯС четных и нечетных..(кроме первого)ярусов содержит семь (Т) р-типа

I (n-типа), шесть Т р-типа (п-. типа) входы и выходы. ЯС четных и нечетных (кроме первого) ярусов вырабатывают на выходах код 011, если в анализируемых ими разрядах А (В, код а

110, если А, В, код 101, если А=В.

ЯС четных ярусов вырабатывает инверсные значения этих кодов. 4 ил. версных 7»- 7„„ значений разрядов вто- © рого числа. Ячейка первого яруса 1 4 содержит шестнадцать MOII-zpaeazcro- ( ров р-типа 8<- 8, и двенадцать МОИ- (.РЬ транзисторов и-типа 9 — 9 <, выходы QO

101 — IOs. Ячейка четных (нечетных 4 кроме первого) содержат семь MOIIтранзисторов р-типа (и-типа) 11 -11 Т шесть МОП-транзисторов и-типа (p-ти:па) 121- 12, входы 13 < — 13, выходы 14 — 14 .

Устройство работает следующим об- 1 разом.

На входы 4,, 5,, 6,, 7, (i 1

2,...,ш) устройства поступают соответственно прямые и инверсные значе- i ния i-го разряда первого числа, а1 и

1б40б84 а., — прямое и инверсное значения i-ro разряда второго числа Ь; и Ъ| (первый разряд является старшим).

Каждая j-я ячейка первого яруса

1 (j= 1,2,... P(m+1)/21) анализирует

1 соотношение (2j-1)-ro и 2j-ro разрядов сравниваемых чисел Л и В и вырабатывает на своих выходах 10 2 -10э код 011, если в этих разрядах А с В, код 110 если А) В и код ..101, если

А=В. Каждая ячейка S-ro яруса ($=2, 3,... (log (m-1)1 +1) объединяет результаты сравнения, выработанные двумя смежными ячейками предыдущего яру- |5 са. При этом коды на выходах 10 |

10 ячеек 3 нечетных ярусов интегри3 руются так же, как и коды на выходах ячеек 1 первого яруса, а коды на выходах 10 | — 10 g ячеек 2 четных ярусов инверсны кодам на выходах ячеек 1 и 3. Код на выходах 1O | — 10з ячейки последнего, 1о (m-1))+ I-го яруса, является результатом сравнения чисел А и В и интерпретируется в за. висимости от того, является ли этот ярус четным или нечетным.

Если числа на входы устройства не поданы (т.е. на них присутствуют потенциалы логического нуля), то на вы- 30 ходах 10 | — 10 ячеек 1 формируется код 111. Если на какие-либо входы

13, — 13 q или 13 — 13 ячеек 2 или

3 поступает этот код, то на выходах

10 1 †. 10 у этих ячеек формируется тот же код. Таким образом, присутствие кода 111 на выходах устройства сигнализирует, что процесс сравнения чисел еще не закончен.

Формула изобретения

Устройство для сравнения двух mразрядных двоичных чисел, содержащее

m+1

2 () -rj rrcaaa crrarraaarrrr (frr7

2 ближайшее не больше хцелое число),при. чем входы прямых и инверсных значений (2i-1)-х разрядов первого ивторого чи- . сагг устройства ((=1 ° 2,..., ((ra+1)/27), входы прямых и инверсных значений 21-х разрядов первого и второго чисел устройства соединены с входами соответственно с первого по восьмой i-й ячейки сравнения первого яруса, входы с первого по шестой j-8 ячейки сравнения S-го яруса (j = 1,2,...,1ш/2, $2, 3,..., 1.1о$ (т-1) +1)) подключены к выходам соответственно с пер" вого по третий (2j-l)-й и 2j-й ячеек сравнения (S-1)-ro яруса, первый, второй и третий выходы ячейки сравнения (P.og >(m-1))+1)-ro яруса являются выходами устройства, о т л и ч а ю— щ е е с я тем, что, с целью повышения быстродействия и уменьшения аппаратурных затрат, каждая ячейка сравнения первого яруса содержит двенадцать MOII-транзисторов и-типа и шестнадцать М011-транзисторов р-типа, каждая ячейка сравнения S-ro яруса содержит шесть MOII-транзисторов г-типа и семь транзисторов r-типа, где (р,n) — для S — четного (r, i) (n,p) — для S — нечетного причем в ячейке первого яруса входы с первого по восьмой соединены с затворами MOII-транзисторов Р-типа соответственно с первого по восьмой и с девятого по шестнадцатый и с затворами МОП-транзисторов и-типа соответственно с первого по восьмой, третий, четвертый, седьмой и восьмой входы соединены с затворами МОП-транзисторов р-типа соответственно с девятого по двенадцатый, истоки шестого, восьмого, четырнадцатого, пятнадцатого, тринадцатого и шестнадцатого MOII-транзисторов P-типа подключены к шине питания устройства, а их стоки попарно объединены, истоки и стоки девятого и десятого МОП-транзисторов р-типа объединены соответственно с истоками и стоками соответственно двенадцатого и одиннадцатого MOIIтранзисторов р-типа, стоки тринадцатого и четырнадцатого М011-транзисторов р-типа подключены к истокам соответственно девятого и десятого, а также четвертого и второго МОИ-транзисторов р-типа, стоки четвертого и второго МОП-транзисторов р-типа соединены с истоками соответственно первого и третьего МОП-транзисторов р-типа, стоки которых подключены к истокам одиннадцатого и двеиадцатого

МОП-транзисторов и-типа и к стокам пятого и седьмого М011-транзисторов р-типа, истоки которых подключены к стоку шестого MOII-транзистора р-типа, стоки девятого и десятого МОП-транзисторов р-типа соединены с истоками соответственно восьмого и седьмого, а также соответственно четвертого и третьего MOII-транзисторов п-типа, сто1б40б84

444

° 4 4 ки восьмого и одиннадцатого, седьмого и двенадцатого MOII-транзисторов и-типа попарно объединены и соединены с истоками соответственно пятого и шестого MOII-транзисторов п-типа, стоки которых объединены и подключены к истокам девятого и десятого MOIIтранзисторов п-типа, стоки которых объединены со стоками соответственно 10 четвертого и третьего MOll-транзисторов и-типа и подключены к истокам соответственно первого и второго МОПтранзисторов v-типа, стоки которых соединены сшиной нулевогопотенциала уст- )5 ройства, стоки десятого, пятого и девятого MOII-транзисторов р-типа соединены соответственно с первым, вторым и третьим выходами ячейки сравнения, в ячейке сравнения S-го яруса ее вхо20 ды с первого по шестой соединены с затворами MOII-транзисторов r-типа и

r-тина соответственно с первого по шестой, второй вход ячейки сравнения соединен с затвором седьмого Moll-тран— 25 зистора r-тина, истоки четвертого, пятого и шестого MOII-транзисторов

r-типа соединены в ячейках четных ярусов с шиной нулевого потенциала устроиства, а в ячейках нечетных ярусов с шиной питания устройства, стоки четвертого и шестого MOll-транзисторов

Ъ-типа соединены с истоками соответственно первого и третьего, а также соответственно второго и седьмого

MOlI-транзисторов г -типа, стоки второго, пятого и седьмого МОП-транзисторов г-типа соединеныс истокомпятого ИОП-транзистора r — типа, стоки первого и третьего MOII-транзисторов Г-типа соединены с истоками соответственно первого и третьего, а такяе соответственно четвертого и шестого ИОП-транзисторов r-типа, стоки четвертого, пятого и шестого MOII — транзисторов г-типа соединены с истоком второго MOII-транзистора r-типа, стоки первого, второго и третьего МОИ-транзисторов r-типа соединены в ячейках четных ярусов с шиной питания устройства, а в ячейках нечетных ярусов — с шиной нулевого потенциала устройства, стоки первого, пятого и третьего MOII-транзисторов r-типа являются соответственно первым, вторым и третьим выходами ячейки сравнения S-го яруса.!

640684

1640б84

РИ

Wr2

53

Составитель В. Горохов

Редактор В.Бугренкова Техред С.Мигунова Корректор T.МалеН

Заказ 1017 Тираж 402 Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-издательский комбинат "Патент", r. Ужгород, ул, Гагарина, 101