Арифметическое устройство по модулю

 

Изобретение относится к автоматике и вычислительной технике и может быть использовано в вычислительных машинах и устройствах, функционирующих в системе остаточных классов. Цель изобретения - расширение области применения за счет выполнения операций умножения и деления. Арифметическое устройство по модулю содержит первый и второй элементы ИЛП-ИК 3 и 10, первый и второй преобразователи 4 и 11 модулярного кода в код индекса, первый и второй сумтшрукччне счетчики 5 и 7, схему 6 сравнения, с первого по третий блоки элементов И 12, 15 и 34, вычитэтель 13 по модулю, блок элементов ИЛИ 18, элемент 21 запрета, с первого по седьмой элементы И 24 - 26, 22, 23, 27,. 28. первый и второй элементы ИЛИ 29 и 30, выходной регистр 31, преобразователь 35 унитарного кода ивдекса в модулярный код и кольцевой регистр 36 сдвига с соответствующими связями. Сущность изобретения состоит в том, что операция модульного умножения (деления) заменяется операцией модульного сложения (вычитания ) путем замены операндов их индексами с последующим преобразованием индекса результата модульной операции в результат нахождением антииндекса результата. 1 ил. 1C (Л

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИ ЕСИИХ

РЕСПУБЛИК

ÄÄSUÄÄ 1633400 (S!)S С 06 Р 7/72

8й00ИЗНЙ

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К ABTOPCKOMY СВИДЕТЕЛЬСТВУ

161 ;.Лк;!- ПХВЧВН

< Л 1С ==i А

rt

ГОСУДАРСТВЕННЫЙ КОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТНРЫТИЯМ

ПРИ ГКНТ СССР (21) 4664583/?4 (22) 22. 03. 89 (46) 07.03.91. 1>юл. Р 9 (72) О. Н .Фоменко, В.A . Краснобаев, В.П.Ирхин, С.И. Куцый, А.A.7<уравлев, С.В.Иванов и С.О.Гладченко (53) 681.3?5(088.8) (56) Авторское свидетельство СССР

III 1187161, кл. С 06 F 7/49, 1983.

Авторское свидетельство СССР

N 1388850, кл, 0 06 F 7/49, 1986. (54) АРИФИГТИЧЕСКОЕ УСТРОЙСТВО ПО

МОДУЛ!0 (57) Изобретение относится к авто.»атике и вычислительной технике и может бьггь использовано в вь»»ислительных машинах и устройствах, функционирующих в системе остаточных классов.

Цель изобретения — расширение области применения за счет вьгполнег»ия операций умножения и деления. Ариф»»ети»еское устройство по модулю содержит первый

Изобретение относится к автоматике и вычислительной технике и может быть использовано в вь»числитепь>»ых машинах и устройствах, функцио> г»р ющих в системе остаточных классов.

Целью изобретения является рас»ш»рение области применения зл счет вы— полнения операций умножения и деления .

На чертеже представлена схема арифметического устрой»стг»а по модулю.

Устройство содержит первый информационный вход 1 устройства, первый входной регистр 2, IIBpBh»I» элемент

2 и второй элементы И»П>-ИК 3 и 10, первый и второй г»реобпл.»овлтел»» 4 и 11 модулярного кода в код»»»»лекса, первый и второй cyh»I»I»py»nI II»e сч» т»ики 5 и 7, схему 6 срлв»»е»п»я, с первого по третий блоки элементов И 12, 15 и

34, вычитзтель 1 1 гто модулю, бг»ок эл ементов ИЛИ 18, элемент ?1 злпрета, с первого по седьмой элементы И ?4

26, 22, 23, 27, ?8. первый и второй элементы ИЛ11 29 и 30, выходной регистр

31, преобразовате»ь 35 унитарногп кода индекса R модулярньп» код и кольценой регистр 36 сдвига с соответствующими связями. Су»>»ность из обр ет е»п»я состоит в том, что операция модульн О го умножения (деления ) заменя ется оп ерацией модульного сложения (вь»»»»тания) путем замены опера»»дов их»»»»дек— сами с последующим преобрлзовл»п»е С индекса результатл модуль»»ой операции в результат нлхожде»»»»ем антгп»ндекса результата. 1 ил .

ИЛИ-ИЕ 3, первый преобрлзовлтель 4 модуляторного кодл в код индекса, первый суммирующий счет»»к 5, схему 6 CO сравнения, второй су1»мирующ»»»» счетчик

7, второй иг»формацион»»ь»г» вход 8 уст— ройства, второй входной регистр 9, второй элемент ШП! — IIII 10, второй преобра зоват ель 1 1 модуляр ного кода в код индекса, первый блок элементов И

12, вычитатель 13 по модулю, вход

14 модуля устройства, второй блок элементов И 15, вход 16 задания деления устройства, вход 17 задания умножения устройства, б.»пх элемел»тон !П!!

16334 00

18, вход 19 запуска устройства, генератор 20 импульсов, элемент 21 запрета, четвертый 2?, пятый 23, первый

24, второй 25, третий ?6, шестой 27 и седьмой 28 элементы И, первый 29 и второй 30 элементы ИЛИ, выходной рею гистр 31, информационный выход 32 устройства, выход 33 "Ошибка" устройства, третий блок элементов И 34, пре образователь 35 унитарного кода индекса в модулярный код, КРГ 36, причем информационный вход 1 устройства подключен к входу первого входного регистра 2, выходы разрядов которого подключены к входам первого элемента

ИЛИ-HE 3 и к входам разряда первого преобразователя 4 модулярного кода и код индекса, выход которого подключен к входу установки числа первого суммирующего счетчика 5, выход которого подключен к первому входу схемы 6 сравнения, к второму входу которой подключен выход второго суммирующего счетчика 7, информационньп вход 8 25 устр ойст ва подключен к входу втор ого входного регистра 9, выходы разрядов которого подключены к входам второго элемента ИЛИ-ИЕ 10, и к входам разрядов второго преобразователя 11 < модулярного кода в код индекса, выход которого подключен к первому входу блока элементов И 12 и к входу вычитателя 13 по модулю, к второму входу которого подключен вход 14 модуля, а выход которого подключен к первому

35 входу блока элементов И 15, входы 16 и 17 задания деления и умножения устройства подключены к вторым входам соответственно блока элементов И 12 и

15, выходы которых подключены к сооТ ветствуюшим входам блока элементов

ИЛИ 18, выход которого подключен к входу установки числа второго суммирующего счетчика 7, вход 19 запуска устройства подключен к управляющему входу генератора 20 импульсов, выход которого подключен к информационному входу элемента 21 запрета, выход которого подключен к первым входам элементов И 22-25, вход 16 задания деления устройства подключен к вторым входам элементов И 26 и 27, вход 17 задания умножения устройства соединен с первым входом элемента И 28, к второму

55 входу которого подключен выход элемента ИЛИ 29, а выход которого подключен к первому входу элемента ИЛИ

30, выход которого подключен к входу установки в нуль выходного регистра

31, выход которого является выходом

32 устройства, выход элемента ИЛИ-НЕ

3 подключен к sòîðîèó входу элемента

ИЛИ 29 и первому входу элемента И ?6, выход которого подключен к второму входу элемента 1ШИ 30, выход элемента ИЛИ-HF. 10 подключен к первому входу элемента ИЛИ 29 и первому входу элемента И 27, выход которого является выходом 33 "Ошибка" устройства, выход "Равно" схемы 6 сравнения подключен к управляиг1ему входу элемеHта 21 запрета и второму входу блока элементов И 34, выход которого соединен с входом преобразователя

35 унитарного кода индекса в модулярный код, выход которого соединен с информационным входом, выходного регистра 31, выход "Меныче" схемы 6 сравнения подключен к второму входу элемента И 25 и второму входу элемента И 23, выход которог о подключен к счетному входу первогn cуммируищего счетчика 5, выход "Больше" схемы сравнения подключен к второму входу элемента И 24 и второму входу элемента И 22, выход которого подключен к счетному входу второго суммирующего счетчика 7, выходы элементов И 24 и

25 подключены соответственно к входу сдвига вправо кольцевого регистра 36 сдвига (КРС), выходы разрядов которого подключены к входам соответствующих разрядов первого входа блока элементов И 34.

Устройство работает следуиг1им образом.

Согласно теории индексов гд е m — модуль;

i — индекс произведения чисел

АиВ; — индекс частного от деления числа А на число В; — cooTBeTcTReHHo индексы чисел А и В.

Из приведенной формулы вытекает возможность замены умножения чисел сложением их индексов по модули (и—

1), а деления чисел — вычитанием их индексов по модулю (ш-1) . Для пе— рехода от индекса к фактическому числу используются антииндексы И(5 16

Преобразователи 4 и 11 предназначены для преобразования одного двоичного числа в другое и реализуются как и преобразователь 35, ня базе элементов И и ИЛИ, например, для модулями = 7:

6 ного регистра 9 поступает ня входы преобразователя 11, ня выходе которого получают индекс числа В(i ). Далее используют следующее сравнение: (i + i ) = Г1 — (уз ° — 1 1!

A ь =A 1 $ э

А(В) 0 1 2 3 4 5 6

1 д(1в) — 0 4 5 2 1 3

10 операции.

Работу устройства рассматривают в двух режимах:

1) режим проведения операции модульного умножения АхВ (modem) (А и

 — операнды);

2) режим проведения операции модульного деления А/В (morim).

В исходном состоянии устройства в

35 нулевом разряде КРС 36 записана "1", все остальные разряды "0".

В первом режиме (присутствует сигнал на входе 17 зядяния умножения уст-40 ройства) первый операнд — А, второй операнд В. При А, равном нулю, ня выходе первого элемента ИЗП1-НЕ 3 устанавливается сигнал, при В,равном нулю, на выходе второго элемента ИЛИ-НЕ 45

10 также присутствует сигнал. Эти сигналы при соответствующих операндах поступают на элемент ИЛИ 29, с выхода которого на второй вход элемента И 28 и на первый его вход по- 50 ступает сигнал с входа 17 уст!,ойства °

С выхода элемента И 28 сигнал через элемент ИПИ 30 поступает на вход установки в "0" выходного регистра 31.

При невыполнении этих условий содержимое первого входного регистра 2 поступает на входы преобразователя 4, на выходе которого получают индекс числа A(iA); содержимое второго вход30

Вычитатель 13 работает по модулю (и — 1) .

Устройство работает по следующему алгоритму:

1) с помощью преобразователей 4 и

11 вычисляются индексы i>, i> соответ— ственно первого А и второго В операндов; 20

2) производится сложение (вычитаНИЕ) ИНДЕ КСОВ i А И

3) индекс результата преобразуется с помощью преобразователя в результате модульной операции умножения 25 (деления), т.е. производится нахождение антииндекса результата модульной где ill = и-1, т.е. вместо операции модульного сложения производят операцию модульного вычитания iA и числа (т; — 1II) .С выхода преобразователя

4 индекс iA поступает ня вход установки числя первого суммирующего счетчика 5, а с выходя преобразователя 11 индекс - 8 поступает ня вход вычитателя 13 по модулю, с выхода которого через открытый блок элементов

И 15 число (m „ — i>) через блок элементов ИЛИ 18 поступает на вход установки числа второго суммирующего счетчика 7. Если i > (m — i ), то в сигнал с выходя "! ольще" схемы 6 сравнения открывает элементы И 22 и

24. Импульсы с выходя генератора 30 импульсов через открытый элемент 21 запрета поступает одновременно через открытый элемент И 22 на вход второго суммирующегo счетчика 7, я через открытый элемент И 24 — на вход сдвига вправо содержимого KP(:

36. Единица из нулевого разряця КРС

36 сдвигается в ti А — (щ — >) -й — ф г разряд, на вход с. ммирующего с етчика 7 поступает А — (г; „ — i II) импульсов, после чего его содержимое становится равно iA . Сигнал с выхода и tl

Равно схемы 6 сравнения закрывает элемент 21 запретя, прекращая поступление пмп JIbcoB ня вход второго суммирующего счетчика 7 и вход сдвига содержимого КРС 36, я также поступает на второй вход блока элементов И

34. Индекс результата операции умног..>.ния в унитарном коде, полученный на разрядах KPC 36, поступает на входы преобразователя 35, который преобразует индекс результата в результат умножения операндов А и В. С его выхода результат модульной операции умножений поступает в выходной регистр 31.

Если 1 А с (Pl — i >) то в этом случае сигнал с выхода "Мецьие" схемы 6 сравнения открывает элементы И

23 и 25. Производится сдвиг влево единицы нулевого разряда КРС 36 на

P(m, — iz) — 1д разрядов и импуль! 633400 сы с генератора 20 импульсов поступают в перв.п«суммируиг«ий счетчик 5.

Далее работа устройства происходит аналогично описанной.

Во втором режиме (присутствует сигнал на входе 16 задания деления устройства), если A = О, с игнал с нь«хода первого элемента 11>1И-HF . 3 г«оступает на первый вход элеме««та 11 26, на второй вход которого поступает сигнал с входа 16 устройства. С выхода элемента 11 26 сигнал через элемент ИЛИ 30 поступает на вход установки в нуль выходногo регистра 31.

Если >3 = О, сигнал с выхода второго элемента ИЛИ-HF. 10 поступает на первьае вход элемента И 27, в этом слу— чае образуется сигнал 0««I«6«Ea При невыполнении .- тих условий работа устройства отличается От церногn режима только тем, что во второй суммирующий счетчик 7 заносится ч«рез o«крытьп блок элементов И 13 число i u предыдущее описание с ч««с>«ал«и >.д и 25 (pl 1 p) пОнт Оря ется с числами с (>От б

BcтстВеннО > 4 >«1

ФормулаизnF>рете«ия

Арифметическое устройство по I«одулю, содер>к«>г«ее первьп«и второй элементы ИЛИ-НЕ, первый суммируюгп«й счетчик, схему сравнеш«я, с первого tlr третий блоки эле>:ентов И, вычитатель

35 по модулю, блок элементов 1ШИ, элемент запрета, с первого по третий элементы И, первый и второй элементы

ИЛИ, выходной регистр и кольцевой регистр сдвига, причем входы разрядов 4, первого информационного входа устройcTBR соединены с соответствую«>п«ми входами первого элемента ИЛ11 IIF., выход которого соединен с первым входом третьего элемента И, выход первого суммирующего счетчика соединен с первым входом схемы сравнения, выход Равно" которой соединен с управляющим входом элемента запрета, информационный вход которого соединен с входом запуска устройства, выход

50 второго элемента ИЛИ-НЕ соединен с первым входом первого элемента ИЛИ, вход модуля устройства соединен с входом уменьшаемого вычитателя по модулю, выход которого соединен с первым входом второго блока элементов

И, выходы первого и второго блоков элементов И соединены с соответствующими входами блока элементов I!IIII, выходы первого и второго элемент;>н

И соединены соответственно с входами адания сдвига вправо и влево кольцевс го регистра сдвига, выходы разрядов которого соединены с входами сс>Е тнетст«>укп «их ра зрядов первого входа третьего блока элеме««тов 11,второй вход которого соединен с выходом

"1 анно > схемы сравнения, выход выходного регистра янляетсл информационным выходом устройства, о т л и ч а ю щ е е с я тем, что, С цЕЛью расширения Области применения за счет выполнения операций умножения и деления, оно содержит первл«A и второй преобразователи модулярного кода код индекса, второй суммируюг«ий счетчик, с четвертог О по с. д> мой элементы И и преобразонатель уни арногo Ко да индекса в модуляр ««««й код, причем

«>ход««разрядон первогo информа««««онного входа устройсч на co« III««e«rb« с нх опал«и соответствуюгп«х разрядов входа первого преобразо«зателя модулярного кода в код индекса, выход которого соединен с инфорл«ацио«««п«««входом перв<>гn суммирующего счетчика, сч z!II I;I вход которого encl;II«re«I c выходом пятого эле Ie«»та 11, пери «й вход котороI n соединен с первыми входа>1и первогп, второго и чот«>ертс>го элем<««тов И ц с выходом элемента а««рета, входи разрядов второго IIIEAOI>r1>orn элемента

ИЛИ-НЕ и с входами соответствую«пих разрядов второго преобразователя модулярного кода в код индекса, выход которого соединен с первым входом первого блока элементов И и с входом вы гитаемого вычитате1я по модулю, RH ход блока элементов 11ЛИ соединен с информационным входом второго суммирующего счетчика, выход которого соединен с вторым входом схемы сравнения, выход "Больше" которой соединен с вторыми входами первого и четвертого элемент< в И, выход четвертого элемента И соединен со ewe ««b«>«входом второго суммирующего счетчика, выход

"."1еньше" схемы сравнения соединен с вторыми входами второго и пятого элементов И, выход третьего блока элементов И соединен с входом преобразователя унитарного кода инпекса в модулярньп«код, выход которого соединен с информационным входом выход1 633400

Составитель А. Клнев

Техред М.Дидык Корректор С.Шевкун

Редактор H.Ðoãóëè÷

Заказ 617 тирах 399 Подписное

ВНИКЛИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35, Раушская наб., д. /5

Производственно-издательский комбинат "Патент", г.ужгород> ул. Гагарина,!01 ного регистра, вход установки в которого соединен с выходом второго элемента ИЛИ, первый и второй входы которого соединены соответственно с выходами седьмого и третьего элементов И, выход второго элемента ИЛИ-НГ соединен с первым входом шестого элемента И, выход которого является выходом "Ошибка" устройства, вход задания деления устройства соединен с вт ор ыми вх ода ми шес т ог о эл е мента И, первого блока элементов И и третьего элемента И, вход задания умножения устройства соединен с вторым входом второго блока элементов И и с первым входом седьмого элемента И, второй вход которого соединен с выходом первого элемента ИЛИ, второй вход которого соединен с выходом первого элемента ИЛИ-НЕ.