Устройство для дистанционного программного управления сигнализацией и электроприводными механизмами

 

Изобретение относится к системам управления и может применяться при автоматизированном управлении машинами механизмами, поточно-транспортными системами конвейерными линиями и т д Изобретение позволяет сократить число командных шин в устройстве, повысить надежность его работы и упростить конструкцию вычислительного блока, при сохранении его функциональных возможностей Для этого в блок коммутации введены трехвходовой дешифратор элементы И ИЛИ ИЛИ-И инвертор ячейки памяти и соответствующие связи в блок синхронизации - элемент И-НЕ и сокращено количество логических элементов в вычислительном блоке 7 ил fe

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (я>s 6 05 В 19/08

ГОСУДАРСТВЕННЫЙ КОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ

ПРИ ГКНТ СССР е>> ц л

- мйМ

ПА!: и, < -I;t : ого

L ...;; ., (ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (21) 4648789/24 (22) 30.12.88 (46) 15.03.91. Бюл, M 10 (71) Научно-производственное обьединение трубопроводного гидротранспорта "Гидротрубопровод" (72) Б.Г, Терехин, Н.Е. Бельчук и Н.Б. Терехина (53) 621.503.55(088. 8) (56) Авторское свидетельство СССР

N . 1257614, кл G 05 В 19/08, 1984.

Авторское свидетельство СССР гФ 1372279, кл, G 05 В 19/08, 1986, (54) УСТРОЙСТВО ДЛЯ ДИСТАНЦИОННОГО

ПРОГРАММНОГО УПРАВЛЕНИЯ СИГНАЛИЗАЦИЕЙ И ЭЛЕКТРОПРИВОДНЫМИ МЕХАНИЗМАМИ

Изобретение относится к системам автоматики и может быть использовано в автоматизированных системах управления машинами, механизмами, поточными линиями и т.д.

Цель изобретения — уменьшение количества командных шин, повышение надежности работы блока синхронизации и упрощение конструкции вычислительного блока с сохранением его функциональных возможностей, а следовательно, повышение надежности работы и упрощение конструкции всего устройства.

На фиг. 1 представлена функциональная схема устройства; на фиг. 2 — схема входного блока; на фиг. 3 — схема выходного блока; на фиг. 4 — схема программного блока; на фиг. 5 — схема блока оперативной.. Ж„„1635162 А1 (57) Изобретение относится к системам управления и может применяться при автоматизированном управлении машинами, механизмами, поточно-транспортными системами, конвейерными линиями и т.д. Изобретение позволяет сократить число командных шин в устройстве, повысить надежность его работы и упростить конструкцию вычислительного блока, при сохранении его функциональных возможностей. Для этого в блок коммутации введены трехвходовой дешифратор. элементы ИИЛИ, ИЛИ вЂ” И, инвертор. ячейки памяти и соответствующие связи, в блок синхронизации — элемент И вЂ” НЕ и сокращено количество логических элементов в вычислительном блоке. 7 ил. памяти; на фиг. 6 и 7 — временные диаграм-, Ch мы работы блока синхронизации. (Устройство (фиг. 1) содержит блок 1 со- (Я гласования, блок 2 коммутации, содержа- ь щий первую ячейку 3 памяти, первый 0 элемент И 4, третью ячейку 5 памяти, второй элемент И 6, инвертор 7, трехвходовои дешифратор 8, первый элемент И-ИЛИ 9, четвертую ячейку 10 памяти. второй элемент

ИЛИ-И 11, второй элемент И-ИЛИ 12, вторую ячейку 13 памяти. первый элемент

ИЛИ-И 14, с третьего по пятый элементы И

15-17, первый элемент ИЛИ 18, с шесто о по девятый элементы И 19-22. второй элемент ИЛИ 23. вычислительный блок 24, содержащий первый 25 и второй 25р элементы ИСКЛЮЧАЮЩИЕ ИЛИ, элемент

И 26, первый элемент ИЛИ 27, элемент 28; считывания, второй элемент ИЛИ 29, блок 30

1635162

55 выбора механиз>ла, блок 31 оперативной па>ля>и. про>раммный блок 32, блок 33 синхро>>изации, содержа>ций первый счетный три>гер 34, первый элемент И 35, второй э>е>ле>11 И- 4Е 36, второй элемент И 37, второй счетный триггер 38, первый элемент

И -НЕ 39, >е>>ера>ор 40 импульсов.

Бг>ок 1 согласования известной структуры (ф>1>. 2) сосгоит из стандартных элементов 41 согласования, 1>а входы которых поступают c>11>1!iihI от первичных датчиков, а с выхода спи ла>01с>1 унифицированные си>11ачы, соогне>с>нующие логическим сигналам "0" и "1", элеме»тон 42 считывания, в

КЗ LOCI Va к !>Ор> IX МО.,НО ИС>>ОЛЬЗОВатЬ днуХнходоны» элементы И, эле>1е>>п;1 ИЛИ 43, обьеpl111>1>OII, пе по выходу Всо элемен>ы И, и дешифрагорэ 4 1, упранляющего элементами L1 по >;oкi;,>lä!м иэ г>рограммно>о блока.

Блок 30 нь бо а меха>>изма (фиг. 3) сос>о>1т из эле>ле>>гон И 45, с>андарт»ых ячеек

16 памяти (>ри>герон) и соответствующих усилителей 17, переда>о>цих логические сигI алы из я lpек памяти на электропринодные

>1еханизмы или сгетону о индикацию по коl. lIIjL3 л 1 3 прогрн.л>1>1о>о блока. поступаю>ц>1х I>a дешифpa>,rp 43.

П f;of ра>лмный блок 32 (фиг. 4) состоит из ста>1дартных элементов: счетчиков 49 импульсон, дешифрагора 50, распределя>ощего импульсы но времени и по направлению, диодной матрицы с горизонтальными и ко>ха>1дными шина>ли, диодов и иннерторов (lIe показаны), или как н примере стандарт1>hi ППЗУ «CI3Y 5 t, выполненных, напри>лер, >Ia микросхе>лах серии 155РЕ3.

К573РФ1 и т д., н которых записана прогрлм>ла j)aбогы нс Io устройства.

Ьлок 31 оперативной памяти изнесгной структуры состоит из ячеек памяти элемснтон записи Ll считынания, н качестве когороl o могут 6hl >h испо:>ьзонаны стандарт>>ые

ОЗУ (niiepaz>11»ll,le запоминающие устройсгна) ил>1 как L! при>лере, приведенном 113 фиг. 5, г1 Iок oflpðàòè>1>Ioè >>амяти содержит элементы 52 обра цения к ячейкам памяти н качестве которых могут быть использона>>ы элемент ы И, ячейки 53 памяти. элементы

54 считывания, н качестве которых >логу> быть использованы элементы И, элемент

ИЛИ 55 11 первый 56 и втор й:>еш>>фратор

56 через соответствующий ëå..ìåíò 52 заносит в соответствующую ячейку 53 памяти

И>>ф>ОР>лаЦИЮ, ПОСтУПаЮЩУЮ ИЗ ВЫЧИСЛИтельного блока 24, 3 второй дешифратор 562 по командам иэ прог рал1м>>ого блока 32 счи тынает и»фор>лацию через элемент 54 счи

>ына>>ич 11з oîîlнетствующей ячеи>:11 53

I0

4> которая через элемент ИЛИ 55 поступает в блок 2 коммутации.

Входы всех элементов обозначены стрелками, направленными к этим элементам.

На фиг.1 обозначены С1...,С) — командные шины, по которым поступают соответствующие команды из программного блока., Команды С1, С2, СЗ и С4 поступают на выходы блока коммутации, команды С5, Сб, С7 поступают на входы вычислительного блока, команды С8 и С9 являются командами записи соответственно для выходного блока и блока оперативной памяти. Команды С10, ..., Cj являются адресными командами для входного блока, выходного блока и блока оперативной памяти.

Количество этих команд зависит от количества соответствующих ячеек (входных, выходных и памяти) в блоках и определяется по формуле

IO92 а, (1) где С вЂ” количество адресных команд, a — количество ячеек в соответствующем блоке.

На одном такте вычислительный блок может вычислить одну . иэ логических функций: А1А2: А1А2; А1 А2;

А1 2; 1 + А2; 1 + А2; А1 + А2 +1+ 2 в зависимости от значений команд С5, Сб,, С7, что очевидно вытекает из приведенной > на фиг. 1 схемы вычислительного блока, т.е. не смотря на упрощение конструкции, функциональные возможности вычислительного блока сохранились те же, что в аналоге и н прототипе; А1 и А2 — логические переменные, посту>>ающие на вход вычислительного блока из блока коммутации, а А есть инверсия А; а1, a2, .... а; — сигналы от дискретных датчиков, н качестве которых могут быть использонэны кнопочные посты, путевые конечные выключатели. блок-контакты пускателей и т.д.

Генератор 40 импульсов формирует непрерывную последовательность импульсов, которые поступают на вход блока 33 синхронизации.

С прямого выхода счетного триггера 34 импульсы поступают на вход элемента И 35, который по их совпадению с импульсами генератора 40 и>лпульсов, выдает тактовые импульсы, поступающие на вход программного блока 32, который на основе этих тактовых импульсов формирует команды управления.

С выхода счепного триггера 38 импульсы постуг>ак1т >„1 вхоД элемента И 37, который по их с >впадению с импульсами, 1635162

5 !

О

5(55 постуг1-1нлцими с выхода элеме11та И-НЕ 39. выдает синхроимпульсы, поступающие в блок 31 оперативной памяти, в блок 32 коммутации и eûõoäíoé блок 30, Из временной диаграммы, приведенной на фиг, б, видно, что синхроимпульсы с выхода элемента И 37 блока 33 поступают в третьей четверти тактовых импульсов и это гарантирует окончание переходных процессов при формировании сигналов как в начале, так и конце тактового и1лпульса Причем в результате возможно1о сбоя синхроимпульса относительно T3KTQBolo импульса элемент И-НЕ 36 формирует импульс сброса, который обнулит счетный трипер 38 II положение синхроимпульса восстановится (см. диаграмму на фиг. 7).

Принцип действия устроиствз рассмотрен нз примере работы электроприводного механизма и сигнализации в зависимости от результата вычисления функции al àl(al -.

+ 32)

Будем считать, что переменные 31и 32обознач31о1 сигналы, поступающие на вход устройства ol первичных датчиков, а перемен11ая a., — обозначает переменную, которая была вычислена ранее и записана в эле1лент памяти блока о11е(>aтивnой памяlè, причем будем считать, что переtleHIIÇII 33 записана в перву1о ячейку оперативной памяти.

Для пояснения процесса 8blчисления, предлг1женной в примере функции 31 à I(al °

a>), необходимо иметь возможность спрашивать два перви1ных датчика, подключенных к входному блоку, опр;шивать две ячейки ndl яти в блоке опера 111IIIIovl п31ляти и записывать p("çyëü1 с1т вычисления в Bbl ходной блок.

Для это1о доста1оч11о иметь одну адресную команду С10. Ьуде1 считать, ч1о по команде С10 = О происходит обращение к нулевым ячейка1л входного блока 1, блока 31 оперативной памяти и блока выбора Меха11изма 30. по команде C10 =- 1 происходит обращение к первым ячейкам этих блоков.

Д11я обращения к последующим ячейкам в случае необходимости добавились бы адрес11ь е команды Cl l, ..., Cj. причем для обращения ко вторым ячейкам необходимы команды C10 = О, С11 == 1,С12... Cj = О, для обращения к третьим ячейкам — C10 =- С11 =

1, С12, ..., С1=0итд.

Для записи информации в блок 31 оперативнои памяти и в выходной блок 30 добавляются команды соответственно С = 9 =1 и С8=1

Ком311ды С5, Сб, С7, поступающие в вычислителы1ый блок 24, выполняют следую20

4(4 . щие функции: по команде C5: 1 происходит и11версия переменной. поступившей на первый вход вычислительного блока 24, но команде Сб = 1 инвертируется переменная, поступившая на второй вход вычисьительно1о блока, по команде С7 = О на выход вычислительного блока поступает произведение входных переменных, а по команде

С7 = 1 на выход вычислительного блока поступает сумма входных переменных.

Условимся, что в блоке 2 коммутации на дешифра1оре 8 активизируется первый выход при сочетании нз входа сигналов С2 =

=С3 = С4 = О, второй выход при сочетании сигналов на входах С2 = 1. СЗ =- С4--О, третий выход при сочетании на входах сигналов

С2 =- С4 = О, СЭ = 1 и т.д. По команде C1 = О происходит запись в ячейку 5 памяти.

На первом такте работы устройства, на выходе программного блока 32, на командной шине С2 появится единичная команда, обеспечивающая подачу входного сигнала

31 из нулевой ячейки входного блока 1, через элементы И-ИЛИ 9 блока коммутации 2 на информационный вход ячейки 10 памяти.

При э1ом сигнал лог. "1" со второго выхода дешифратора 8 поступит на первый вход элемента ИЛИ- И 11 и по совпадению его с синкроимпульсом поступившим иэ блока 33 синхронизации на выходе элемента ИЛИ-И

1111оявится короткий импул1,с, по которому значение пере1ленной запишется в триггер

10.

На втором такте на выходе программного блока 32 на командной шине С4 появи1ся единичная команда, обеспечивающая подачу сигнала 3, из нулевой ячейки памяти блока 31 оперативной памяти, через зле мент И -ИЛИ 12 на информационный вход ячеики 13 памяти, 3 через элемент ИЛИ-И

14 синхроимпульса на синхровход ячейки 13 памяти, что приведет к записи значения аз в ячейку 13 памяти.

На третьем такте на выходе программного блока 32 на командных шинах С2, С3, С4, С6, С7 и С1 появятся единичные кома ды, соответственно обеспечивающие считывание переменнои al из ячейки 10 памяти и передачу ее через элементы И17 и ИЛИ18 и на вход первого элемента 251 вычислительного блока 24, считывание переменной аз из ячейки 13 памяти и передачу ее через элементы И21 и ИЛИ 23 на вход второго элемента 252 вычислительного блока 24, где по команде переменная аз инвертируется.

Полученный по команде С7 = О на выходе элемента 29 вычислительного блока 24 результат вь1числения функции 31 àa, а за счет сигнала, поступающего с выхода эле1635162 мента И 4, сфорк1иро>1>>нногб по команде Сl

t4 си» .роимпульсу, запишется н ячейку 3 памяти блока 2 коммутации.

113 eTilepTor«такте на гыходе програ>лмного блока 32 нл командных шинах С10, С2, СЗ пгяоятся ед>>ни >ые сигналы, соответственно 00ecllа >ивающие подачу переменной 37 из входно>о блока 1 через элементы И-ИЛИ 12 Н3 информационный вход ячейки 13 памяти и команду записи через элементы Ll.rlL4-L1 14 на синхровход ячейки 13 f)3!.>яти, то приведет к записи переменной о я:..-:I!K 13»амяти.

ОдноврГ!>л >1»о с зап»сью. о триггер 13 результаг- .1 >1>,.л! I:I,>t фу»>: .41>t а,;а, из ячейки 3 п;. ..;; >«(.п.". ."е>ся в я: ейку 5

1>амяти, та, . ак на е> 0 синхронход >,Г.с>у>tèò им 1)tflbc за " 011, Г фol)!1!11)0!33>t! Ibl!l:>/>с, )е«4том И 6 по сфнп>дени>о с>1 >хроим>>ульса с командой С1 про!Оед»ей через инв р-ор 7.

143 пятом такте нэ выходе прогр;4ммного блока 32 командных !Il!11>ах С2. С.i.,.4 С7, С10, С9 появятся единичные сигнал»., соответственно обеспе t!1>43>0>!»,ne utitl!. ь,>ние пере>1енной 31 из ч е«1ки 10 па лоти и и, Дз >у е„чер1):; э",е;ле>>ты >.1 17 и L4)">L1 >Я на перьый вход оы >и">I!. e >> с.> и «)/10> " .2 1 сч! r! Н).> lи»

r epefIэн! ой из яч;!Iv 113 па>ляти и и. Оедачу ее через элеме1т>.: 1 21 и ИЛИ 23 «>3 вход второго )ле>>е! It 3 25 н;,числител«но; ) блока 24.

При этом на выхода:х элем. >!Т03 28 и 29 нычислигель>>ого бло 3 2- 1 пГ):.>)ится результат вычисления фу»кц>1и (31 «- 3.)), KOlop>лй по кома>4дэм С9 = 1 и С10 1 запишется в первую ячей«:у памяти блока 31 оператио1>ой па«ляти.

1.i. I, >н,стом 1РКТО на е>ыхОДе llpof 1)3>лмного блока. 2 н;! кома»д»ых ц)>1>4ах С10 и С4 появятся Рди«>11 >н>le > Оманды, со )TEteTcT вен>!о >)б)Г)c.l! Г.чинающие счи rblb3>>110 результатов ны исле >ия фуll!:ции (àl . а;) из первой я ейк1 пл.!ят 1 Блока 31 о»ера)ионой памяти 11 запись ere в ячейку 13 >)амяги блока 2 коммугации.

l-l3 седь>л "1 так)е >, нь>ходе г>рограмм140. О б >ÎKP 32 I l3 ко>;аг>дн ы х ш>I>43k С3. С4, С0 и С10 полнятся единич»ые кома»ды, со отнетстгенно «беспечинающие подачу результата нычисгения фу.>K!1;l!l и.! ячейки 5 памят>1 через эле>ленть> И 16!» 1ЛИ 18 на

ПЕрОЬ!й ВХОД Н .>×!10>l;tleËb>40>Ñ Блоха ?4, 3 результата r ыч.тгления фуliKI?.; (31+ 32) из ячейки 13 >>амяти через элеме>,ты l1 20 и

ИЛИ 23 на второй вход ныч>слительного блока 24, ll-. н>яходе «;010pofo по команде

С7 =- 0 появляется результат вычисления

1 фун1.0«>и а> аз (а1 > а ) по ко>ланде CB -: 1

С10 = 1 результeг ll! I исления функции за- 1

55 писывается в первую ячейку памяти б)ока

30 и далее через усилитель 47 поступит на соответствующие электропроводной механизм и сигнальный элемент.

Ячейки 3 и 5 памяти функционально служат для кратковременного хранения бита и>4фор>лации, поступающего из вычислительного блока 24. Причем, если нет команды С l на запись в ячейку 3, то автоматически происходит перезапись информации иэ ячейки 3 н ячейку 5 и ячейка 3 вновь готова к приему новой информации, Это сокращает число командных шин, так как по одной шине Сl происходит запись и о ячейку 3 и в ячейку 5, Ячеики 10 и 13 памяти служат для промежуточного хранения битов информации, поступающих из блока 1 согласования или блока 31 оперативной памяти. перед тем, как эти биты обрабатываются н вычислительном блоке 24, что позволяет использовать одни и теже командные шины, идущие из про>раммного блока 32 для управления блоками 1. 30 и 31.

Число командн!.>х Lf)II>t зависит только от конструкции блока 2 ко>лмутации.

Конструкция блока коммутации в аналоге и прототипе предусматривает необходит мость >1MeTb разные командные шины, идущие из програ>л>л>4ого блока для управления блоками согласования и выбора меха- . низма, а также блоком оперативной памяти.

Например, если имеются 127 входов, 127 вь>ходон и 127 ячеек памяти в блоке оперативной памяти, то для управления этими блоками требуется 7->7+14 =- 28 физических

КОМ3НДНЫХ ШИН, ИДУЩИХ Иэ ПРОГPÇMM>40I блока к этим блОKЗМ. В устройстве для этого требуется "9" командных шин, так как "7" шин являются общими для перечисленных всех блоков (на схеме фиг. 1 это командные шины С10-С16, так как для вышеприведенного количества входон-выходов и ячеек памяти о блоке оперативной памяти j — 16), команда по восьмой шине (С9) о»ределяет режим записи или считывания о блоке 31, а команда (С8) по девятой шине определяет надо или не надо за>4исываг>, результат вычисления в блок 30.

Такое сокращение командных шин, посту>>аю>цих из програ>лмного блока. возможно в конструкции устройства, где в блок коммутации ноедена дополнительная ячейка 10 памяти с соответствующей схемой управлен>>я режимами записи информации, как в ячейку 10, так и в другую ячейку 13 памяти и считывание ранее записанной туда инфор>лации. Суть н том, что ячейка 10 памяти в

1635162

10 паре с ячейкой 13 по командам С2-С4 (знак - означае . что С = 1 или С -= 0 позволяет организовать запись в промежугочное хранение информации перед обработкой ее в вычислительном блоке 24, которая поочередно поступает иэ входного блока или блока оперативной памяти).

Поэтому из блока 1 и блока оперативной памяти 31 по одним и тем же командным шинам C10 — Cj можно по очереди (на разных тактах) подавать команды на операцию считывания информации по определенному командами С10 — Cj адресу и хранить эту информацию в двух ячейках 10 и 13 памяти.

При отсутствии дополнительно введенной ячейки 10 памяти это сделать невозможно.

Для блока 31 оперативной памяти команда по шине С9 определяет режим считывания или записи, а адреса находятся командами по общим шинам С10-Cj.

Далее на следующем такте, когда записали в ячейки 10 и 13 нужные переменные по командам С2 — С7, эти переменные считываются иэ ячеек 10 и 13 и обрабатываются в блоке 24 и по сигналам, поступающим по общим шинам С10--С) определяется адрес ячейки памяти в блоке 30 или 31 и если есть команда на запись по шине С8 или С9 результат вы исления из блока 24 записывается в блок 31 или 30, При этом команды по шинам С10-С) могут вызывать любые переменные из блоков 1 или Д1, без всякой реакции со стороны устройства так,3v. по командам С2 С4 подаются сигналы на считывание, а не на запись. B этом и согтоит связь между введенными элементами и связями в блоке коммутации и возможностью

coKp3Ti1Tb

31 оперативной памяти команду С9.

Технико-экономический эффект устроиства по сравнению с аналогом и прототипом заключается в уменьшении числа линий связи и разъемов в устройстве за счет сокращения. командных линий при управлении устройством за счет более надежной работы блока синхронизации, сокращения числа логических элементов в вычислительном блоке, 55

Формула изобретения

Устройство для дистанционного программного управления сигнализацией и, электроприводными механизмами. содержащее блоки согласования и выбора механизма, программный блок, генератор импульсов блок оперативной памяти и блок коммутации. состоящий из первой и второй ячеек памяти, первого и второго элементов

ИЛИ, первого элемента ИЛИ-И, и с первого по девятый элементы И, причем выход первого элемента И соединен со входом разрешения записи первой ячейки памяти, вход разрешения записи второй ячейки памяти подключен к выходу первого элемента

ИЛИ-И, выходы элементов И с третьего по пятый соединены с входами первого элемента ИЛИ, выходы элементов И с шестого по восьмой подключены соответственно к первому, второму и третьему входам второго элемента ИЛИ, вычислительный блок, содержащий элемент считывания, два элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, элемент

И и первый элемент ИЛИ, выход которого подключен к входу разрешения элемента считывания, выходы элементов ИСКЛЮЧАЮЩЕЕ ИЛИ соединены с входами элемента И и первого элемента ИЛИ, входы элементов ИСКЛЮЧАЮЩЕЕ ИЛИ подключены к выходам первого и второго элементов ИЛИ блока коммутации, а выход второго элемента ИЛИ вычислительного блока соединен с информационными входами блока оперативной памяти, блока выбора механизма и первой ячейки памяти блока коммутации, блок синхронизации, содержащий первый элемент I4 НЕ. первый и второй счетные триггеры и первый и второи элементы И, причем вход и прямой выход первого счетного триггера соединены с входами первого элемента И, счетныи вход и прямой выход второго счетного триггера подключены к входам второго элемента И. выход которо о соединен с входом разрешения блока выбора механизма. входом разрешения считывания блока оперативной памя ги и r первым входом первого элемента

И блока коммутации. счетныи вход второго счетного триггера блока синхронизации через первый элемент И-НЕ. а счетный вход первого счетного триггера непосредстве" но соединены с выходом генератора импульсов. выход первого элемента И блока синхронизации подключен к входу программного блока, соответствующие командные шины которого соединены с командными входами блока согласования, блока оперативной памяти, блока коммутации, вычислительного блока и блока выбора механизма, выходы которого являются выходами устройства, а входы блока согласования являются входами устройства, о т л и ч а ю щ е ес я тем, что, с целью упрощения чстоойства путем сокращения числа командных шин, в

1635162 блок коммутации введе><ы трехвходовой дешифратор, третья и четвертая я <ейки памяти, и;<лер<ор, второй элеменr ИЛИ-И и два элемента 11-ИЛИ, причем г<ервый выход трехвходэво<о дешифра<ора соеди><ен с первь>гп входом девятого элемента И, второй вь<ход трехвходовогодешифратора подключен к первым входам третьего и шестого элементов И, третий выход трехвходового дешифратора соединен с первыми входами четвертого и седьмого элементов И, четвертый выход трехвходового дешифратора подключен к первым входам пятого и восьмого элементов И, пятый выход трехвходового дешифратора соединен с первыми входами первого элемента И вЂ” ИЛИ и второго элемента ИЛИ-И, вторь<е входы которых подключены к шестому выходу трехвходового дешифратора, седьмои выход Ко<оро< соединен с первыми входам«второго элемента

И-ИЛИ и первого элемента ИЛИ-И. вторые

ВХОДЫ КОТОРЫХ Пг>ДКЛЮЧЕНЬ> К ВОСЬМОМУ ВЫходу трех входового дешифратора, входы которого соединены с соответствующими командными шинами программного блска, выход блока согласования подкл<очеt< к трегьигл входагл <1< рвого и второго 3>1< ..Mpl< тов И--И.ЧИ блока коммутации, ч«вертые входы которых соединены с выходом блока оперативной пагляти, третьи входы первого и второго элементов ИЛИ-И блока коммутации подключены к первым входам первого и второго элементов И, второй вход первого элемента И соединен с соотвегствующей командной шиной npo< раммного блока « врез инвертор блока коммутации с вто«ым

I входом второго элемента И, выход ко орого подключе«к входу разрешения записи третьей ячейки паг<я< <. инфорглац<<0><нь<й вход которой соединен с выходом первой ячейки памяти, информационнь<е входы четвертой и второй ячеек паяя<и соединены с

1ð выходами первого и второго элементов ИИЛИ, вход разрешения записи четвертой ячейки памяти подключен к выходу второго элемента ИЛИ-И, выходы второй, третьей и четвертой ячеек памяти соеди><ены соответственно с вторыми входами седьгиого, восьмого и девятого элементов И, третьего и четвертого элементов И, пятого и шестого элементов И, выход девя <0<0 элегиенга И подключен к четвертому входу второго эгемента И блока коглгиутаци«, в вычислительный блок введен второй элемент ИЛИ, входы которого подкл>очены к вь<ходагл элемента И и элемента считывания, а выход является выходом вычислительного блока, информационный вход элемента считывания соединен с соответству>ошей команд><ой шиной программного блока, а в блок синхронизации дополнительно введен В10 рой элемент И-11Е, пр«<ем первь<й входэто30 го элемента связан с выходом второго элемента И, второи вход подключен к инверсному выходу первого счетного триггера, а выход элемента И-НЕ подкл<очен к входу

"Сброс в ><уль" второго счетного триггера. сзь сг

16ë5162

Фие. 2

16 35162

1635162 йиод генератора им/тульсоб

Прямоц бьиод счетного триггера М

Индерсныц быгод счетного триггера бьяад элемента Л выход гилберта/оа

Ььиад счетного

/77 0цггера аы.гад элемента 3

Выгод э.. ементт

Такт г -1

Тахт г

Такт i i i

Выгод генера/увра им/тиль<..об 40

Прямаи быцад счетного триггера

Инберсчыц блад счетного п рлге и дФ/ход белеме/(77гг оыхт д г/нбертора аьиад eve/òíîãà триггера

Выход элемента

Ьыход элемента

7Ьх/тт i-/

Тахт i

Такт г + f юг. 7

Сгс< «лге<ь А.Исправникова

Редактор А.Долини < Техред М.Моргентал Корректор О.Ципле

Заказ 755 Тираж 481 Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, )К-35, Раушская наб., 4/5

Производс<ее«но-«здательск«й комбинат "Патент", < Ужгород. ул.Гагарина, 101