Программируемый контроллер
Изобретение относится к автоматике и вычислительной технике и может быть использовано в АСУ ТП для управления динамическими процессами. Цель изобретения - повышение быстродействия устройства. Она достигается введением первого - L-го регистров 8.1-8.L условий, дешифратора 13 режима, дешифратора 14 условий, группы 16 элементов ИЛИ, одновибратора. Сущность изобретения состоит в обеспечении высокой гибкости адресации микрокоманд путем обеспечения ветвлений как по значениям логических условий, проверяемых после текущей микрокоманды, так и по наборам значений булевых производных в заданных точках выполняемой микропрограммы. Это обеспечивает исключения из блока памяти пустых микрокоманд, что наряду с уменьшением сложности устройства позволяет увеличить скорость выполнения микропрограмм. 6 ил.
„,SU,„, 1 122
СОЮЗ СОВЕТСНИХ
СОЦИАЛИСТИЧЕСНИХ
РЕСПУБЛИН (gI)g G 05 В !9/08, G 06 Р 9/22
ОПИОАНИЕ ИЗОБРЕТЕНИЯ
К АВТОРСНОМУ СВИДЕТЕЛЬСТВУ
ГОСУДАРСТВЕННЫЙ КОМИТЕТ
ПО ИЗОБРЕТЕНИЯМ И ОТНРЫТИЯМ
ПРИ ГКНТ СССР (2!) 44&3991/24-24 (22) 20.09,88 (46) 07.12.90. Бюл. II- 45 (72) В.С.Харченко, Н,П.Благодарный, Г.Н.Тимонькин и С.H.Òêà÷eíêî (53) 621.803.55 (088.&) (56) Авторское свидетельство СССР
И - 1007106, кл. G 05 В !9/O&, G 06 Р 9/22, 1981.
Авторское свидетельство СССР
II 1183964, кл. G 06 F 9/22, 1984.
2 (54) ПРОГРАИИИРУЕИЫЙ К011ТРОЛЛЕР (57) Иэобретение относится к области автоматики и вычислительной техники и может быть использовано в АСУ ТП для управления динамическими процессамии. Цель из обр етения — повышение быстродействия устройства . Она достигается введением первого — 1-го регистров 8.1-8.1 условий, дешифратора 13 режима, дешифратора 14 условий, группы 16,элементов ИЛИ, одно1612276
40 вибратора. Сущность изобретения состоит в обеспечении высокой гибкости адресации микрокоманд путем обеспечения вет влений как IIQ значениям логических условий, проверяемых посг.е выполнения текущей микрокоманды,так и по наборам значений булевых произИзобретение относится к автома1ике и вычислительной технике и может быть использовано в АСУ ТП для управ15 . ения динамическими процессами.
Целью изобретения является повыше не быстродействия.
Сущность изобретения заключается в обеспечении высокой гибкости адре20 сации микрокоманд путем обеспечения ветвлений как по значениям логичес,, ких условий, проверяемых после выпол нения текущей микрокоманд|, так и по наборам значений булевых производных в заданных точках выполняемой микропрограммы, Контроллербм реализуются простые и сложные ветвления. При реалиэапии простого ветвления адрес А, „„ очередной микрокоманды определяется выражением
А,, = А /(А ЧХ ), (1)
I где А — код немояифицируемой части 35 адреса;, А" — значение модифицируемой части адреса (один разряд);
Х,; — значение проверяемого логического уровня.
Следовательно, в этом случае после выполнения текущей микрокоманды возможен переход по двух направлениям (А „, = А /О, A;+, = А /1), Для реализации сложных ветвлений в ходе выполнения микропрограммы запоминаются значения логических ус.ловий в заданных контрольных точках.
Комплекс этих условий используется при реализации сложного ветвления., 50
Адрес А + очередной микрокоманды
1+1 при реализации сложного ветвления определяется выражением
А,и А /у(/у / ° ° ° /у< (2)
-c где А — код немодиФицированной час.ти адреса; я
У, водных в заданных точках выполняемой микропрограммы. Это обеспечивает исключения иэ блока памяти пустых микрокомандных, что наряду с уменьшением сложности устройства позволяет увеличить скорость выполнения микропрограмм. 6 ил.
1 значение i-ro разряда модифицируемой части адреса; Х ° — значение проверяемого логи1 . ческого условия У в i-й
1 контрольной точке; — число значений логического условия Х (j = 1,1), используемых при реализации сложных ветвлений.
На Фиг.1 приведена Функциональная схема программируемого контроллера; на фиг.2 — органиэация цепей управления З.i-ro регистра условий; на фиг. 3 — Фрагмент микропрограммы и содержимое i-го регистра условий (i = 3) в процессе выполнения этого
Фрагмента; на Фиг.4 — Фрагменты микропрограмм с реализацией простого ветвления и сложного ветвления; на фиг. 5 — временная диаграмма работы контроллера; на фиг.6 — временная диаграмма работы регистра логических условий.
Программируемый контроллер (Фиг.1) содержит блок 1 памяти с выходами поля микроопераций 2, поля адреса очередной микрокоманды 3, поля условия
4, поля ветвления 5, регистр 6 адреса, регистр 7 микрокоманд, регистры
8.1-8.1 условий, триггер 9 пуска,генератор 10, мультиплексор 11 условий, мультиплексор 12 комплекса значений условий, дешифратор 13 режима, дешифратор 14 условий, коммутатор 15,группу 16 элементов ИЛИ, элемент ИЛИ 17, одновибратор 18, вход 19 кода операции, вход 20 пуска, входы 21 логических условий (выходы датчиков состояния объектов управления), выход 22 сигнала "Конец команды", выход 23 сигнала "Конец работы", выходы 24 сигналов микроопераций контроллера, выход 25 простого ветвления дешиФратора 13, выход 26 сложного ветвления дешифратора 13, выход 27 сброса значения условий дешифратора 13, выход 28 запоминания условия дешиф1612276 ратора 13, выходы 29.1-29.1 дешифратора 14 условий, первый выход 30 и второй выход 31 генератора 10, Программируемый контроллер работает следующим образом.
В исходном состоянии регистры
6,7, 3;1-8.1 обнулены, за исключением триггера сигнала Конец команды" в регистре 7 (цепи установки не показаны), Код операции (адрес первой микрокоманды соответствующей микропрограммы) с входа 19 через коммутатор 15 поступает на регистр 6.Контроллер включается при поступлении на вход 20 сигнала пуска. При этом триггер 9 устанавливается в единичное состояние и включает генератор 10.
По импульсу с выхода 30 генератора
10 в регистр 6 записывается адрес 2О микрокоманды. По этому адресу из блока 1 памяти выбирается микрокоманда и коды ее полей поступают на регистр
7, группу 16 элементов ИЛИ, мультиплексоры 11 и 12, дешифраторы 13 и 14. 25
По импульсу с выхода 31 генератора 10 в регистр 7 записывается операционная часть микрокоманды. Сигнал
"Конец команды" на выходе 22 исчезает. После этого сигналы микроопера- 30 ций поступают на выход 24 контроллера и управляют объектом управления.
После выполнения текущей микрокоман+ ды происходит формирование адреса и выборка очередной микрокоманды. В зависимости от содержимого поля ветвления текущей микрокоманды возможны пять режимов формирования адреса очередной микрокоманды: первый безусловный переход (сигналы на вы- 4О ходах дешифратора 13 отсутствуют); второй — простое ветвление (имеет место сигнал на выходе 25 дешифратора 13); третий — сложное ветвление (имеет место сигнал на выходе 26 де- 45 шифратора !3); четвертый — запоминание значений условий (имеет место сигнал на выходе 28 дешийратора 13); пятый — сброс значений условий (имеет место сигнал на выходе 27 дешиф- 50 ратора 13), В первом, четвертом и пятом режимах мультиплексоры 11 и 12 отключены и адресом очередной микрокоманды является содержимое поля адреса теку- 55 щей микрокоманды. Немодифииируемая часть адреса с выхода 3 блока памяти непосредственно, а разряд модифицируемой части адреса через элемент
ИЛИ 17 поступают на первые входы элементов ИЛИ группы 16 элементов ИЛИ.С выхода группы 16 элементов ИЛИ код адреса очередной микрокоманды через коммутатор 15 поступает на регистр 6.
В четвертом режиме, кроме того, параллельно с записью операционной части микрокомаиды в регистр 7 в регистре 8.i осуществляется сдвиг комплекса значений условий на один разряд вправо и запись в освободившийся разряд значения условия Х; с входа 21 контроллера (i — номер проверяемого условия, задаваемый кодом с выхода 4 блока памяти и Формируемый на выходе 29.i дешийратора 14).
В пятом режиме, кроме того, регистр Я.j устанавливается в исходное (нулевое) состояние (j — номер, задаваемый кодом с выхода 4 блока памяти и формируемый на выходе 29.j дешифратора 14) по сигналу с выхода
31 генератора 10.
Во втором режиме на выходе 25 дешийратора 13 имеет место сигнал.При этом мультиплексор 11 открывается по управляющему входу. Код проверяемого логического условия с выхода 4 блока
1 памяти поступает на адресный вход ! ,мультиплексора 11. При этом значение проверяемого условия Х с входа 21 поступает через мультиплексор 11 на элемент ИЛИ 17 и осуществляет модиАи кацию адреса очередной мчкрокоманды в соответствии с выражечием (1).
В третьем режиме сигнал имеет место на выходе 26 дешифратора !3. При этом мультиплексор 12 открывается по управляющему входу. Код проверяемого условия Х, с выхода 4 блока I памяти поступает на адресный вход мультиплексора 12 и коммутирует его i-A информационный вход на выход. При этом комплекс значений проверяемого условия Х (содержимое регистра R.i и текущее значение с входа 21 устройства) через мультиплексор 12 поступает на группу 16 элементов ИЛИ и модифицирует код адреса очередной микрокоманды в соответствии с выражением (2). Код адреса с выхода группы 16 элементов
ИЛИ через коммутатор поступает в регистр 6 адреса. Io очередному импульсу с выхода
30 генератора 10 сформированны . адрес записывается в регистр 6. Лалее контроллер функционирует аналогично до момента окончания работы. !!ри за1612276 циси в регистр 7 соответствуюшей микрокоманды на выходе 23 появляется сигнал "Конец работы". По очередному импульсу с выхода 30 генератора 1). од5 новибратор 18 формирует сигнал устайовки в исходное состояние триггера
9 пуска. При этом генератор 10 отключается и функционирование контроллера прекращается ° Повторный запуск контоллера производится аналогично укаанному.
На фиг.5 нумерация ординат соответствует нумерации на фиг.1. При выпал) енин первой микрокоманды (ИК-1) осу- 5 цествляется простое ветвление. При
Выполнении ИК-2 происходит запомина ние значения Х в регистр З.i. При выполнении ИК-3 осуществляется безу словный переход (первый режим форми рования адреса очередной микрокоман )цы). При выполнении ИК-4 происходит ,сдвиг содержимого регистра 8.i и запоминанйе текущего значения Х,.;.. При выполнения HK-5 происходит сложное 25 ветвление. При выполнении NK-6 происходит сброс содержимого регистра 8.i в нулевое состояние. При выполнении
ИК-7 происходит безусловный переход и формирование сигнала "Конец раба- 3п ты
Оценим технико-экономическую эффективность изобретения. Пусть устройство реализует N микрокоманд и с вероятностью P каждая микрокоманда является микрокомандай ветвления. ,:Тогда линейных микрокоманд будет (1-Р)1), а микрокоманд ветвления — Р1).
При равномерном распределении линейных микрокоманд и микрокоманд ветвле- 40 ния накопление значений логических (1-P) условий осуществляется за — — —-Р1) тактов, Следовательно, при реализации фрагмента микропрограммы (фиг.4б) 45 в предлагаемом контроллере необходимо использовать одну микрокоманду
1-Р (— — — ) k). При ее реализации возмоP
l 5О жен переход к ячейкам блока памяти к в диапазоне адресов )1 з = 2 т) 1-РН
Ф так как k = †-- — + 1
Р11
1-P
+ 1. При использовании изве- 55
P стного устройства возможен переход к ячейкам блока памяти в диапазоне адресов = 2 = 2 °
Следовательно, при реализации фрагмента микропрограммы (д>иг.4б) в известном устройстве необходимо выпал)- нить 2 микрокоманд, из которых
V-!
2 — 1 пустые.
Таким образом, при использовании изобретения гибкость адресации микрокоманд увеличивается в Q раз
33 )-p ч = — ---2 — ——
Р
При Р = 0,3-0,5 Q = 5-2 раза.
Исключение из блока памяти пустых микрокоманд наряду с уменьшением сложности устройства позволяет увеличить скорость. выполнения микропрограмм.
Ф о р м у л а и з о б р е т е н и я
Программируемый контроллер, содержащий блок памяти программы, регистр адреса, регистр микрокоманд,триггер пуска, генератор импульсов, мультиплексор условий, мультиплексор комплекса значения условий, коммутатор, элемент ИЛИ, вход кода операций контроллера соединен с первым информационным входом коммутатора, выход которого соединен с информационным входом регистра адреса, выход регистра адреса соединен с входом блока памяти программы, выход поля микроопераций блока памяти соединен с информационным входом регистра микрокоманд, выход поля условия блока памяти программы соединен с адресным входом мультиплексора условий и с первым входом элемента ИЛИ, входы логических условий контроллера соединены с соответствующими входами информационного входа мультиплексора условий и мультиплексора комплекса значений условий, вход пуска ñîåдинен с S-входом триггера пуска,прямой выход которого соединен с входом генератора импульсов, первый выход генератора импульсов соединен с входом синхронизации регистра адреса, второй выход соединен с входом синхронизации регистра микрокоманд,выхо-ды регистра микрокоманд являются выходами микроопераций контроллера, выход сигнала Конец команды" регистра микрокоманд соединен с управляющим входом коммутатора, о т л и ч а ю— шийся тем, что, с целью повьпйения быстродействия, дополнительно
1612276
10 содержит первый — 1-й регистры усло" вий, дешифратор режима, дешифратор условий, блок элементов ИЛИ, одновибратор, причем первый выход генератора импульсов соединен с первь1м входом одновибратора, выход сигнала Конец работы регистра микрокоманд ! соединен с вторым входом одновибратора, инверсный выход- триггера-пуска соединен с R âõîäîì регистра адреса и S-входом триггера регистра микрокоманды, формирующего сигнал Конец команды и R-входами остальных триггеров регистра микрокоманд, выходы немодифицируемых разрядов поля адреса очередной микрокоманды блока памяти программы соединены с соответствующими входами первой группы входов элементов ИЛИ группы, выход модифицируемого разряда адреса поля адреса очередной микрокоманды блока памяти программы соединен с вторым входом элемента ИЛИ, выход котсрого соединен с входом модифицирова. .»oro 25 разряда адреса первой группы входов блока элементов ИЛИ, выход ноля условия блока памяти соединен с адресным входом мультиплексора комплекса значений условий и с нходом дешифрато- gp ра условий, первый — 1 — и выходы кото— рого соответственно соединены с пер— вым V управляющим нходом первого
1-ro регистров условий, выходы пер— ного — 1-го регистров условий являются старшими входами первого — 1-го информационных входов мультиплексора комплекса значений условий, выход простого ветвления дешифратора режима соединен с управляющим входом мультиплексора условий, выход сложного ветвления соединен с управляющим входом мультиплексора комплекса значений условия, выход сброса значения условий соединен с R-входами первого
1-го регистров условий, выход запоминания условий соединен с вторым Ч управляющим входом первого — 1-го регистров условий, выходы мультиплексора комплекса значений условий соединены с соответствующими входами второй группы входов блока элементов
ИЛИ, выход которого соединен с вторым информационным входом коммутатора, второй выход генератора импульсов соединен с входами синхронизации первого — 1 †регистров условий, первый — 1-й входы логических условий контроллера соединены с информацион-. ными входами соответственно первого
1-го регистров условий, DR-входы регистров условий соединены с входом младшего разряда i — го информационного входа мультиплексора комплекса значений условий.
1612276
Off-f HK-2 N-3 Hh -9 МК-5 Мн-6 Р1И-7
И
ЗГ
7
26
27
Z8
29.
8.L
1612276 г9, гт
Out,3
Составитель С. Зубков
Редактор И.Иулла Техред п.Олийнык Корректор М.1!1ароши
Заказ 3830 Тираж 678 Подписное
ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР
113035, Москва, Ж-35, Раушская наб., д, 4/5
Производственно-издательский комбинат "Патент", r. Ужгород, ул. Гагарина, 101
