Устройство для контроля дискретных каналов

 

Изобретение от поется к «-.сюросвязи. Бель изобретения - поныпени з точности контроля путем сопметоння длительностей циклов контроля и передачи . Устройстло содержит блок 1 вычисления рязпогти лгдресоп записи и чтения, блок .. спгнл писании, бг оки 3 и 4 памяти, триггер 5, блоки 6 н 7 сравнения, счетчик 8 и 9, генератор 10, счетчик 11 тактовых импульсов и племент Н 12. Как только счетчик 8, производящий подсчет импульсов вывода ипформлпип в текупем времени передачи, установится в положение, равное числу, ус i антигенному в блоке 4, то па выходе бнока 7 устанавливается логический О, по которому блок 2 устанавливается в состояние Норма. 1 ил.

союз советских

СОЦИАЛИСТИЧЕСНИХ

РЕСПУБЛИК

H9) 111! (51)5 H 04 В 3/46

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К А ВТОРСКОМУ СВИДЕТЕЛЬСТВУ

ala . c:.

ГОСУДАРСТВЕННЫЙ НОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТНРЫТИЯМ

ПРИ ГКНТ СССР (2l) 4731903/09 (22) 29.05.89 (46) 15.03.91. Бт(тт. 10 (72) H.(1i.Лндрияш, Л.С.I îì(. ïlñêèé и Э.С.Ушакотт (53) 6?1.396.666(088.8) (56) Лвторское свтттте ге:тьс я во (:СОР

К 1264353, кл, !! О? !! 3/- 5, 1985. (54) УСТРО(!СТВО;!гтрк! К(!!!ТРО31т:!!,СКРl:! НЫХ КЛ!1А.(!ОВ (57) Изобретение относится к . ектр(связи. Бель изобрететтия — пот тттаеттие точности контроля путем совмсшотнтя длительностей циклов контроля и пе2 реда ит. Ус. l рот(ство (:с!;тс рткттт блок 1 в ь(! т тт Гл l p н т т я р;! э т I о (. т l l 1 (!! (c (! тз 3 а т т l I (i l т и чтения, блок .? сигнагнт: атттттт, б. (и;и

3 и 4 памяттт, трттггер 5, блоки 6 и

7 сравнения, с тетпттк 8 и 9, генератор 1О, с тет птт 11 тактовых импулт-.— сов и элемент !! 1. ?. Как только с тетчик 8, прот(!воцятятй поцсчет импулт,сов выл!ода тттт(!!он!тат(тттт B тет(утяетт времени переца ни, у(т ановтттся l! ттоттожетттте, раьное (тислу, y(: аноli(l(ннсму и блоке

4, то на вых(це блока 7 устанав.нтВа Ете я ЛС rll((ССКтттт О, ПО К(ат Ор (!ту (! (! блок 2 устанавлипаетсн в состс ян(те

"!1орм(т" . 1 ил.

1635266

30

40

Изобретение относится г1 электросвязи и может быть использовано в системах передачи данных для контроля каналов и трактов передачи.

Бель изобретения — повьппение точности контроля путем совмещения длительностей циклов контроля и передачи.

На чертеже представлена структурная .электрическая схема устройства для контроля каналов передачи данных.

Устройство содержит блок 1 вычисления разности адресов записи и чтения, блок 2 сигнализации, блоки 3 и 4 памяти, триггер 5, блоки 6 и 7 сравнения, счетчики 8 и 9, генератор

10, с-етчик 11 тактовьг< импульсов и элемент И 12.

Устройство работает следующим образом °

Вначале задаются установочные параметры работы устройства контроля в блоке 4. Производится установка кода, соответствующего выбранной длительноСти цикла контроля. Этот код подается на мультиплексор, входящий в состав счетчика 11 тактовых импульсов, для выбора соответствующего выхода делителя. При этом длительность цикла контроля канала передачи данных выбирается равной длительности заданного темпа передачи информации, „ „ = tn

Производится также установка койа числа тп, равного количеству информационных блоков, которое должно быть выдано получателю за время, равное длительности темпа передачи для обеспечения работоспособности канала передачи данных.

С вьгхода блока 1 сигналы о выдаче информационных блоков получателю поступают на вход счетчика 9. Блок

1 производит вычисление разности адресов записи и чтения управляемого запоминающего устройства не показано), при этом адрес записи численно равен циклическому номеру принятого блока, а адрес чтения — соответственно номеру блока, выданного получателю. Таким образом, определяется разность между чисчом информацонньгх блоков, принятых из канала и выданных получатель. Сигнал с выхода блока 1 подается на вход блока

3 памяти.

В начале каждого цикла с выхода генератора 10 импульсы поступают на вход счетчика 11. С выхода счетчика

11 импульс производит запись состояния в блоке 2 "Авария . Кроме того, импульс осуществляет сброс счетчиков

8,9 и триггера 5, а также запись в блок 3 памяти числа, равного разности числа информаггионных блоков, принятых из канала связи и выданных получателю.

Как только счетчик 9, производящий подсчет импульсов вывода информации, установится в положение, равное числу, хранящемуся в блоке 3 памяти, то сработает блок 6 сравнения, а вслед за HHM и триггер 5. 3Т0 свидетельствует о том, что информационные блоки, задержанные к началу текущего цикла контроля (темпа передачи), выданы получателю. После срабатывания триггера 5 импульсы вывода информации с выхода блок» 1 через элемент И 1? будут поступатг на вход счетчика 8.

Как только счетчик 8, производяIIIHH lIo+cRPT имиffJIbcoH вывоДа ; нфоРмации в текущем 1 емпе передачи, установится в положение, равное числу, установленному в блоке 4, lo на выходе блока 7 установится логический

"0", по которому блок 2 сигнализации установится в состояние "Норма".

Если число, зафиксированное счетчиком 8, меньше числа, установленного в блоке 4, то блок 2 сигнализации сохранит состояние Авария, установленное в начале текущего цикла контроля. При поступлении следующего импульса с выхода счетчика 11 тактовых импульсов состояние аварии будет зафиксировано в блоке 2 сиг,нализации и выдано на индикацию.

Формула изобретения

Устройство для контроля дискретных каналов, содержащее первый счетчик, блок сигнализации, последовательно соединенные генератор и счетчик тактовых импульс ов, последоват ель но соединенные триггер и элемент И, о т— л и ч а ю щ е е с я тем, что, с целью повышения точности контроля путем совмещения длительностей циклов контроля и передачи, введены первый блок памяти, последовательно соединенные блок вычисления разности адресов записи и чтения, вход которого является входом устройства, второй ,счетчик и первый блок сравнения, вы163526

Составитель В.Камалягин

Редактор А.Маковская Техред Л.Олийнык Корректор Н.Ревская

Заказ 761 Тираж 388 Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям прн ГКНТ СССР

113035, Иосква, Ж-35, Раушская наб., д. 4/5

Производственно-издательский комбинат "Патент", г.ужгород, ул. Гагарина,,!0, ход которого подключен к первому входу триггера, последовательно соединенные второй блок памяти и второй блок сравнения, вторые входы которого соединены с соответствующими выходами первого счетчика, первый вход которого соединен с выходом элемента И, другой вход которого соединен с первым выходом блока вычисления разности адресов записи и чтения, второй выход которого через первый блок памяти подключен к дру6 6 гим входам первого блока сравнения, вторые входы счетчика тактовых импульсов соединены с вторыми соотвегствующими выходами второго блока памяти, а выход подключен к другому входу второго счетчика, к другому входу первого блока памяти, к второму входу триггера, к второму входу первого счетчика и к первому входу блока сигнализации, вгорой вход ко-торого соединен с выходом второго блока сравнения.