Адаптивный дельта-модулятор

 

Изобретение относится к устройствам адаптивной дельта-модуляции сигналов и может быть использовано в многоканальной связи. Цель изобретения - повышение точности. Дельта-модулятор содержит компаратор 1, интегратор 2, регистр 3 сдвига. обнаружитель 4 пачек однозначных символов , состоящий из сумматоров 5 по модулю два и элемента ИЛИ-НЕ 6, делитель 7 частоты , реверсивный счетчик 8, блок 9 ключей, резистивную матрицу 10, анализатор 12, коммутатор 13 и формирователь 11 паузных комбинаций. Цель достигается введением анализатора 12 состояния реверсивного счетчика 8. В случае пассивности абонента на всех выходах реверсивного счетчика 8 устанавливается состояние логического нуля , что приводит к формированию-на выходе анализатора 12 сигнала, по которому коммутатором 13 происходит подключение к выходу устройства формирователя 11 паузных комбинаций. 1 ил. fe О Јь 00 о vj

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК

IsI)s Н 03 К 3/02

ГОСУДАРСТВЕННЫЙ КОМИТЕТ

IlO ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ

ПРИ ГКНТ СССР

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (21) 4663741/09 (22) 16.03.89 (46) 23.04.91. Бюл. hh 15 (72) П.И.Варкан, С.Н,Анисимов, С.А.Макаркин и А.И.Мартынов (53) 621.395. 64 (088.8) (56) Авторское свидетельство СССР

М 1332522, кл. Н 03 К 3/02, 1986. (54) АДАПТИВНЫЙ ДЕЛЬТА-МОДУЛЯТОР (57) Изобретение относится к устройствам адаптивной дельта-модуляции сигналов и может быть использовано в многоканальной связи. Цель изобретения — повышение точности. Дельта-модулятор содержит компаратор 1, интегратор 2, регистр 3 сдвига, „„. Ж„„1644367 А1 обнаружитель 4 пачек однозначных символов, состоящий из сумматоров 5 по модулю два и элемента ИЛИ вЂ” НЕ 6, делитель 7 частоты, реверсивный счетчик 8, блок 9 ключей, резистивную матрицу 10, анализатор 12, коммутатор 13 и формирователь 11 паузных комбинаций. Цель достигается введением анализатора 12 состояния реверсивного счетчика 8. В случае пассивности абонента на всех выходах реверсивного счетчика 8 устанавливается состояние логического нуля, что приводит к формированию на выходе анализатора 12 сигнала, по которому коммутатором 13 происходит подключение к выходу устройства формирователя.11 паузных комбинаций. 1 ил.

1644367

30

40

50

Изобретение относится к радиотехнике и связи и может быть использовано в многоканальной связи.

Целью изобретения является повышение точности.

На чертеже представлена структурная схема адаптивного дельта-модулятора.

Дельта-модулятор содержит компаратор 1, интегратор 2, регистр 3 сдвига, обнаружитель 4 пачек однозначных символов, содержащий сумматоры 5 по модулю два и элемент ИЛИ вЂ” НЕ 6, делитель 7 частоты, реверсивный счетчик 8, блок 9 ключей, резистивную матрицу 10, формирователь 11 паузных комбинаций, анализатор 12 состояния реверсивного счетчика и коммутатор 13.

Адаптивный дельта-модулятор работает следующим образом.

При поступлении звукового сигнала на вход компаратора 1 происходит сравнение мгновенного значения напряжения входного сигнала с аппроксимирующим напряжением на интеграторе 2. Сигнал. разницы значений, возникающий на выходе компаратора 1, поступает в моменты тактирования в регистр 3. Первые К выходов регистра

3 попарно подключены к соответствующим

К вЂ” 1 сумматорам 5 обнаружителя 4, на выходе из которых будет уровень "1" в случае разнозначности входных символов или уровень "0" в случае однозначных значений последовательных символов. Элемент

ИЛИ вЂ” НЕ 6, на выходы которого поступают сигналы с выходов всех сумматоров 5, формирует логическую "1" только при условии уровня логического "0" на выходах всех сумматоров 5, что соответствует наличию в разрядах регистра 3 однозначной последовательности. Во всех других случаях на выходе элемента ИЛИ-НЕ 6 уровень логического "0".

Управляющий сигнал с выхода обнаружителя 4 поступает на управляющие входы делителя 7 и вход направления счета реверсивного счетчика 8, по которому в случае логической "1" устанавливается положительное направление счета и коэффициент деления делителя 7 равный единице, в противном случае — отрицательное направление счета счетчика 8 и фиксированный заранее выбранный коэффициент деления делителя 8.

В случае речевой активности абонента (регулярное появление пачек однозначных символов) в счетчике 8 накапливается число, пропорциональное крутизне изменения аналогового сигнала, как производной уровня громкости, темпу речи и частотным свойствам голоса данного абонента. Соответствующая записанному числу комбинация двоичных символов на выходах счетчика 8 подключает через блок.9 тот или те эталонные резисторы резистивной матрицы 10, токи через которые определяет время нарастания (убывания) аппроксимирующего напряжения на интеграторе 2 для сравнения в следующем такте с входным сигналом, В случае малой активности абонента или в режиме молчания плотность пачек однозначных символов в дельта-модулированной последовательности падает, на выходе обнаружителя 4 устанавливается напряжение логического "0", определяющее отрицательное направление счетчика 8 и коэффициент деления делителя 7, отличный . от единицы, что приводит к постепенному уменьшению со слоговой постоянной числа, зафиксированного в реверсивном счетчике 8.

В случае пассивности абонента на всех выходах реверсивного счетчика 8 устанавливается состояние логического "0", что приводит к появлению напряжения логической "1" на выходе анализатора 12, по которому в коммутаторе 13 происходит подключение к выходу формирователя 11.

Формула изобретения

Адаптивный дельта-модулятор, содержащий йоследовательно соединенные компаратор, регистр сдвига и коммутатор, к второму входу которого подключен выход формирователя паузных комбинаций, вход которого объединен с тактовыми входами делителя частоты и регистра сдвига, параллельные выходы которого подключены к входам обнаружителя пачек однозначных символов, выход которого подключен к управляющим входам реверсивного счетчика и делителя частоты, выход которого подключен к входу реверсивного счетчика, выходы которого через блок ключей и интегратор подключены к входу компаратора, а также резистивную матрицу, включенную между выходом младшего разряда и входами блока ключей, отличающийся тем, что, с целью повышения точности, введен анализатор состояния реверсивного счетчика, включенный между выходами реверсивного счетчика и управляющим входом коммутатора, а обнаружитель пачек однозначных символов содержит сумматоры по модулю два, выходы которых подключены к входам элемента ИЛИ вЂ” НЕ, выход которого является выходом обнаружителя пачек однозначных символов, входами которых являются входы сумматоров по модулю два, второй вход каждого предыдущего из которых объединен с первым входом последующего.