Двоичный счетчик

 

СОЮЗ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСНИХ

РЕСГЬ ЬЛИ К

„„SU„1644374 (д) Н 03 К 23/58

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К ASTOPCHGMV ОБИДЕ и:ЙЬСТВУ

ГОСУДАРСТВЕННЫЙ НОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ

ПРИ ГННТ СССР (21) 4667801/21 (22) 27.03.89 . (46) 23„04,91, Бюл, h 15 (72), А,Н. Пархоменко, В.В. Голубцов, В,С. Харламов и В.А. Захаров (53) 621.374.322(088,8) (56) Справочник по интегральным микросхемам/Под ред. Б.В. Тарабрина. N.:

Энергия, 1980, с. 139.

Авторское свидетельство СССР

N - 1272503, кл. Н 03 К 23/58, 1986. (54) ДВОИЧНЫР СЧЕТЧИК (57) Изобретение относится к счетным схемам и может быть использовано в автоматике и вычислительной технике.

Цель изобретения — повьппение достоверности функционирования, отказоустойчивости и ремонтопригодности— достигается за счет введения в каждый разряд элементов И/И-НЕ, И и ИЛИ и триггер каждого разряда средств встроенного контроля с соответствующими конструктивными связями, что

:L

19.1 192 И! 1ЯЗ

2 обеспечивает непрерывный контроль за правильностью срабатывания триггеров каждого разряда, а в случае отказа одного из них обеспечивает автомати ческое восстановление работоспособности путем перехода на резервную работоспособную структуру. Счетчик содержит четыре основных и резервный

1-5 разряды, триггеры 6.1-6.5 разрядов, элементы И-ИЛИ-НЕ 7.1-7.3 разрядов, элементы И-ИЛИ 8.1-8.4 разрядов, элементы И/И-НЕ 9. 1-9. 3 разрядов, первые 10.1-10.5 элементы ИЛИ разрядов, .первые 11. 1-11,3 элементы И разрядов, вторые 12.1-12.4 элементы ИЛИ разрядов, вторые 13.1-13.4 элементы И разрядов, элементы И-НЕ 14.1 и 14.2 раз- 1 рядов, элемент НЕ 15 устройства.

Триггер каждого разряда содержит элемент И, восемь элементов И-HE ( первый элемент НЕ, элемент И/И-НЕ второй-четвертый элементы НЕ и элемент И-ИЛИ/И-ИЛ1-НЕ. 1 табл.

3 ил. ЮВ

20 2 1ßÔ 203

1644374

Изобретение относится к импульсной технике и может быть использовано в устройствах автоматики и вычислительной техники в качестве базового эле5 мента с высокой достоверностью функционирования и эксплуатацИонной отказоустойчивостью, Целью изобретения является повышение достоверности функционирования, эксплуатационной отказоустойчивости и ремонтопригодности устройства.

На фиг, 1 приведена функциональная схема предлагаемого двоичного счетчика; на фиг. 2 — функциональная схема триггера каждого разряда; на

Аиг, 3 — временная диаграмма работы триггера.

Пвоичный счетчик содержит (фиг.1} основные 1-4 и резервный 5 разряды, 20 триггеры 6.1-6,5 разрядов, элементы

И-ИЛИ-HF, 7,,1-7.3 разрядов, элементы

И-ИЛИ 8,1.-8.4 разрядов, элементы

И/И-НЕ 9„1-9„3 разрядов, первые элементы ИЛИ 10.,1-10.5 разрядов, пер- 25 вые элементы И 11,1-11.3 разрядов, вторые элементы ИЛИ 12.1-12.4 разрядов, вторые элементы И 13.1-13.4 разрядов, элементы И-HE 14.1 и 14.2 первого и четвертого разрядов, эле- 30 мент НЕ 15 устройства.

Вход 16 (Р ) установки в исходное состояние средств функционального контроля соединен с входами Р триггеров 6.1-6.5 разрядов. Вход 17 синхронизации устройства соединен с синхровходами триггеров 6.1-6.5. Вход

18 установки в "О™ устройства соединен с R --входами триггеров 6.1-6,5. Вход

19 ° 1 предустанова первого разряда 40 соединен с входами элемента И-НЕ

14.1 и с вторым входом второй группы входов элемента И-KI5E-НЕ 7.1. Вход

19.2 предустанова второго разряда соединен с первым входом первой груп- 45 пы входов элемента И-ИЛИ-НЕ 7.1 и с первым входом второй группы входов элемента И-ИЛИ-HF. 7.2, Вход 19.3 предустанова третьего разряда соединен с первым входом первой группы входов элемента И-ИЛИ-НЕ 7.2 и с первым входом второй группы входов элемента И-ИЛИ-НЕ 7.3. Вход 19.4 пре-дустанова четвертого разряда соединен с первым входом первой группы 55 входов элемента И-ИЛИ-НЕ 7.3 и с пер- вым входом элемента И-НЕ 14,2, Инверсные выходы триггеров 6.16,5 соединены со своими информационными D-входами соответственно. Прямой выход триггера 6.1 соединен с первым входом элемента ИЛИ 10. 1 и с вторым входом первой группы входов элемента

И-ИЛИ-HF. 8.1. Прямой выход "Отказ" триггера 6.1 соединен с первыми входами вторых групп входов элементов

И-ИЛИ-НЕ 7.1 и И-ИЛИ 8.1, с вторым входом элемента ИЛИ и 10.1 и с вторыми входами элементов ИЛИ 12.1 и

13.1, Инверсный выход "Отказ" триггера 6,1 соединен с вторым входом первой группы входов элемента И-ИЛИ.НЕ 7.1, первым входом первой группы входов элемента И-ИЛИ 8.1 и с первым входом элемента И/И-НЕ 9.1. Выход элемента ИЛИ 10,1 соединен с V-входов элемента 6.2, с первым входом элемента И 11,1, с вторым входом элемента И 11,2 и с третьим входом элемента И .11,3, Выход элемента

И-ИЛИ-НЕ 7,f соединен с S-входом триггера 6,2. Выход элемента И-ИЛИ

8. 1 является. соответствующим информационным выходом 20.1 устройства. !

Прямой выход триггера 6.2 соединен с первым входом элемента ИЛИ 10.2, с вторым входом второй группы входов элемента И-ИЛИ 8.1 и с вторым входом первой группы входов элемента

И-ИЛИ 8.2..Прямой выход "Отказ" триггера 6.2 соединен с вторым входом элемента ИЛИ 10.2 и с первыми входами элементов ИЛИ 12.2 и И 13.2. Инверсный выход "Отказ" триггера 6.2 соединен с вторым входом элемента И/ИНЕ 9..1 Прямой выход элемента И/ИНЕ 9.1 соединен с вторым входом первой группы входов элемента И-ИЛИ-НЕ

7.2, с первым входом первой группы входов элемента И-ИЛИ 8.2 и с первым входом элемента И/И-НЕ 9 ° 3„ Инверсный выход элемента И/И-НЕ 9.2 соединен с вторым входом второй группы входов элемента И-ИЛИ-НЕ 7.2 и с первым входом втоРой группы входов элемента ИИЛИ 8 ° 2. Выход элемента И-ИЛИ-НЕ 7„2 соединен с S-входом триггера 6.3 ° Выход элемента И-ИЛИ 8.2 является соответствующим информационным выходом

20.2 устройства. Выход элемента

ИЛИ 10.2 соединен с вторым входом элемента И 11.1 с первым входом элемента И 11.2 и с вторым входом элемента И 11.3. .Выход элемента ИЛИ

12.1 соединен с вторыми входами элементов ИЛИ 12„2 и И 13„2„

5 164437

Вьмад элемента И 11.1 соединен с

V-входом триггера 6.3, прямой выход которого соединен с первым входом элемента ИЛИ 10.3, с вторым входом второй группы входов элемента И-ИЛИ

8.2 и с вторым входом первой группы входов элемента И-ИЛИ 8.3. Прямой выход "Отказ" триггера 6.3 соединен с вторым входом элемента ИЛИ 10.3, ð с первым входом элемента ИЛИ 12.2 и с первым входом элемента И 13.2 °

Инверсный выход "Отказ" триггера 6.3 соединен с вторым входом элемента

И/И-HF. 9.2, прямой выход которого соединен с вторым входом первой группы входов элемента И-ИЛ!-HE 7.3, l с первым входом первой группы вхоцов элемента И-ИЛИ 8,3 и с первым входом элемента И/И-HF. 9.3. Инверсный выход 20 элемента И/И-НЕ 9.2 соединен с вторым входом второц группы входов элемента И/ИЛИ-НЕ 7.3 и с первым входом второй группы входов элемента

И-ИЛИ 8,3. Выход элемента ИЛИ 10,3 соединен с третьим входом элемента

И 11.2 и с первым входом элемента

11.3. Выход элемента ИЛИ 12.2 соединен с вторыми входами элементов

ИЛИ 12.3 и И 13.3. Выход элемента

И-ИЛИ-НЕ 7.3 соединен с S-входам триггера 6.4. Выход элемента И-ИЛИ

8.3 является соответствующим информационным выходом 20.3 устройства.

Выход элемента И 11,2 соединен с 35

V-входом триггера 6.4, прямой выход которого соединен с первым входом элемента ИЛИ 10.4, с вторым входом второй группы входов элементов И-ИЛИ

8,3, и с вторым входом первой группы 40 входов элемента И-ИЛИ 8.4. Прямой выход "Отказ" триггера 6.4 соединен с вторым входом элемента ИЛИ 10,4 и с первыми входами элементов ИЛИ 12.3 и И 13.3. Инверсный выход "Отказ" 45 триггера 6.4 соединен с вторым входом элемента И/И-НЕ 9.3, прямой выход которого соединен с первым входом первой группы входов элемента И-ИЛИ 8.4.

Инверсный выход элемента И/И-НЕ 9.3 5{) соединен с вторым входом элемента

И-НЕ 14.2, с первым входом второй группы входов элемента И-ИЛИ 8.4 и с первым входом элемента ИЛИ 10.5.

Выход элемента ИЛИ 10.4 соединен с четвертым входом элемента И 11.3.

Выход элемента ИЛИ 12.3 соединен с вторым входом элемента И 13.4. Выход элемента И-HF, 14.2 соединен с S-вхо4

6 дом триггера 6,.5. Выход элемента

И-ИЛИ 8 4 является соответствующим информационным выходом 20.4 устройства, Выход элемента И 11.3 соединен с

V-входом триггера 6.5, прямой выход которого соединен с вторым входом второй группы вхоцав элемента И-ИЛИ

8.4. Прямой выход "Отказ" триггера

6.5 соединен с вторым входом элемен та ИЛИ 10.5 и с первым входом элемента И 13.4, выход которого соединен с первым входом элемента ИЛИ 12.4.

Второй, третий и четвертый входы элемента ИЛИ 12.4 соединены соответственно с выходами элементов

И 13.3, 13.2 и 13.1. Выход элемента

ИЛИ 10.5 является выходом 21 "Частичный отказ" устройства. Выход элемента ИЛИ 12.4 является выходом 22 "Отказ устройства.

Триггер 6.1-6.5 каждого разряда. (фиг. 2) содержит элемент И 23, первый — восьмой элементы И-НЕ 24-31, первый элемент НЕ 32, элемент И/ИHF. 33, второй — четвертый элементы

HF. 34-36, элемент И-ИЛИ/И-ИЛИ-НЕ 37.

Вход .S 38 соединен с первым входом элемента И 23, с входом элемента

НЕ 35, с первыми входамн элементов

И-HE 26 и 30, с третьим входом первой, с пятым входом второй и с четвертыми входами третьей и четвертой структур И элемента И-ИЛИ/И-ИЛИ-НЕ

37.

Вход D 39 соединен с первым входом элемента И-HF. 24, с входом элемента НЕ 34 и с вторым входом третьей структуры И элемента И-ИЛИ/

/И-ИЛИ-НЕ 37. Вход V 40 соединен с вторым входом элемента И 23, Вход

С 41 соединен с третьими входом элемента И 23. 1Чина 42 установки соединена с четвертым входом элемента

И 23, с входом элемента НЕ 36, с третьими входами элементов И-HE 27 и 31, с четвертым входом первой, с шестым входом второй и с пятыми входами третьей и четвертой структур И элемента И-ИЛИ/И-ИЛИ-НЕ 37.

Вход R e 43 установки в исходное состояние средств функционального контроля соединен с первым входом седьмой структуры И элемента И-ИЛИ/ИИЛИ-НЕ 37.

Выход элемента И 23 соединен с вторыми входами элементов И-НЕ 24 и 25 и с входом элемента HE 32, выход ко16443 74 торого соединен с входами элемента

И/И-НЕ 33, с вторыми входами элементов И-НЕ ?8 и 29, с пятым входом пер вой и с третьим входом второй структур И элемента И-ИЛИ/И-ИЛИ-НЕ 37, Выход элемента И-НЕ 24 соединен с вторым входом элемента И-НЕ. 26 и с первым входом элемента И-HE 25, выход ,которого соединен с вторым входом элемента И-HE 27. Выход элемента

И-НЕ 26 соединен с первым входом эле-, мента И-НЕ 28, с вторым входом второй, с первым входом четвертой и с первым входом шестой структур И элемента И-ИЛИ/И-ИЛИ-НЕ 37, а также с первым входом элемента И-НЕ 27, выход которого соединен с третьим входом элемента И-НЕ 26, с первым входом элемента И-НЕ 29, с вторым входом первой, с первым входом третьей и с первым входом пятой структур И элемента И-ИЛИ/И-ИЛИ-НЕ 37.

Выходы элементов И-НЕ 28 и 29 соединены с вторыми входами соответствующих элементов И-HE 30 и 31. Выход элемента И-НЕ 30 является прямым выходом 44 триггера и соединен с первым входом первой структуры И элемента И-ИЛИ/И-ИЛИ-НЕ 37 и с первым входом элемента И-НЕ 31, выход которого является инверсным выходом 45 триггера и соединен с третьим входом элемента И-НЕ 30 и с первым входом второй структуры И элемента И-ИХ%/

И-ИЛИ-НЕ 37. Прямой выход элемент

И/И-НЕ 33 соединен с шестым входом j первой и с четвертью входом второй структур И элемента, И ИЛИ/И-ИЛИ-HE

37. Инверсный выход элемента.И/И НЕ

33 соединен с третьими входами тре-. тьей и четвертой структур И элемента

И-ИЛИ/И-ИЛИ-НЕ 37. Выход элемента

НЕ 34 соединен с вторым входом четвертой структуры И элемента И-ИЛИ/

И-ИЛИ-HE. 37. Выходы элементов НЕ 35 и 36 соединены соответственно с вторыми входами пятой и шестой структур

И элемента И-ИЛИ/И-ИЛИ-НЕ 37. Инверс- ный вьиод элемента И-ИЛИ/И-ИЛИ-НЕ 37 является инверсным выходом 46 "Отказ" триггера. Прямой выход элемента

И-ИЛИ/И-ИЛИ-НЕ 37 является прямым вьиодом 47 "Отказ" триггера и соединен с вторым входом седьмой структуры И.

Элемент И-ИЛИ/И-ИЛИ-НЕ 37 с обрат ной связью представляет собой однофазный установочный триггер, IIo nepвой, второй, третьей, четвертой, пятой и шестой структурам И элемента

И-ИЛИ, И-ИЛИ-НЕ 37 происходит установка триггера в "1", по седьмой структуре И вЂ” установка в "0", Элемент И 23 реализует входную логику функционирования триггера

6.1-6,5 каждого разряда по его S-, 10

U- С- и R-входам о

Элементы И-НЕ 24-27 образуют схему основного триггера, а элементы

И-НЕ 28-31 — схему вспомогательного триггера каждого разряда.

5 Элемент НЕ 32 предназначен для организации двухтактного режима работы триггера каждого разряда при наличии одного входа С 41, Кроме того, на вьиоде элемента НЕ 32 вырабатывается сигнал строба сравнения сигналов на противоположных плечах (выходах) основного и вспомогательного триггеров (фиг. 2, точки А и

Г, А и g) в режиме хранения информа25 ции.

Элемент И/И-НЕ 33 предназначен для формирования сигнала строба сравнения в счетном режиме и инверсного . ему сигнала, задержанного по времени не менее ЗТс (где Tqp - среднее

P время срабатывания одного логического элемента структурно-логической организации триггера каждого разряда), Элемент НЕ 34 инвертирует сигнал на входе 9 39 триггера для четвертой структуры И элемента И-ИЛИ/И-ИЛИ-НЕ

37, являющейся входом установки в

"1" однофазного триггера на элементе

И-ИЛИ/И-ИЛИ-НЕ 37.

Элементы HE 35 и 36 инвертируют сигналы соответственно на входе S 38 и входе R 42 триггера каждого разряда, обеспечивая при этом формирование со45 ответствующих сигналов на своих выходах через время не менее 2Т с момента начала их изменения: на соответствующих входах.

Элемент И-ИЛИ/И-ИЛИ-НЕ 37 осущест вляет на своих структурах И контроль правильности срабатывания всех логических элементов структурно-логической организации триггера каждого разряда.

В случае нарушения логики функционирования (отказ какого-либо логического элемента структуры триггера) на прямом выходе элемента И-ИЛИ/И-ИЛИ-НЕ 37 формируется сигнал "Отказ", который посредством своей обратной связи через

11римеченне

Т„+„

2: 3: 4: 5: б

Х Х Х Х Х О Н Н 0

Установка в исходное состояние СФК

Установка "1"

Установка "0"

Хранение

Хранение

Установка "0"

Установка "1"

Запрещено

1 1 - 1 1

0 1 и Т 1

Х 0 . Х 1

Х Х 0 1

Х Х Х 1

Х Х Х 1

Х Х Х Х

1 1 0

1 1 0

1 1 0

1 1 0

0 1 0

1 0,0

0 0 Н

1 О

0 1

Qp. Qn

Qo Яп

0 1

1 0

Н Н

164437 седьмую структуру И входов осуществляет так называемьп "эффект самозахвата", т.е. устанавливается в устойчивое состояние логической t".

В общем случае на входах всех, кроме седьмой, структур И элемента

И-ИЛИ/И-ИЛИ-НЕ 37 реализуется функционал отказа, который можно представить следующим аналитическим выражением:

F = (VC) D А (R $)Ч(Ч С) D А (R S)V:

Ч(Ч С) АQ(R Б)Ч

Ч(Ч С) AQ(R S)VS А V RA, (1) где V — единичное значение сигнала IS на V-входе триггера каждого разряда;

С вЂ” единичное значение сигнала на синхровходе 4 1 триггера каждoro разряда;

D, D — единичное и нулевое соответственно состояния сигналов на D-входе триггера каж.дого разряда;

А, А - единичное состояние сигнала -5 в точках А и А на фиг. 2; — единичное и нулевое соответственно состояния сигналов на R-входе триггера каждого разряда; 30

S S — единичное и нулевое соответственно состояния сигналов на S-входе триггера каждого разряда;

Π— состояния сигналов на пряФ 35 мом 44 и инверсном 45 выходах триггера каждого разряда.

Отличительной особенностью элементов И/И-НЕ 33 и НЕ 35 и 36 в струк- 40 туре триггера каждого разряда является то, что кроме функциональнологической нагрузки они выполняют

R: S: D: V2 :С: Rg

1О и функцию времени срабатывания. Время срабатывания элемента И/И-НЕ 33 должно быть не менее 3 Т, а время срабатывания элементов Hl 35 и 36 не менее 2Т, Это условие можно выполнить при разработке технологии микросхемы следующими путями: увеличением количества последовательно включенных транзисторов в данных логических элементах 33, 35. и 3f; технологией изготовления, т.е. увеличением геометрических размеров базы транзисторов этих логических элементов по сравнению с другими логическими элементами структуры триггера каждого разряда; увеличением резисторной и емкостной нагрузки этих логических элементов.

Триггер каждого разряда в составе предлагаемого двоичного счетчика функционирует следующим образом.

После включения питания на Р<вход триггера (на шину 43) подается нулевой уровень сигнала для установки в исходное состояние средств функционального контроля, так как в силу случайного характера переходных процессов во время включения питания однофазный триггер на элементе

И-ИЛИ/И-ИЛИ-НЕ 37 может изначально установиться в единичное состояние, соответствующее сигналу "Отказ" соответствующего триггера.

Далее, при исправном состоянии всех логических элементов работа триггера каждого разряда подчиняется (соответствует) закону функционирования, приведенному в таблице переходов тригге а к ого аз я а.

1644374

12 (О ° (»»Б) (ЧС)Ав1)»»(Я(КБ) (ЧС)A = 1 (4) В таблице обозначены:

Т вЂ” момент времени последующего состояния триггера каждого ра зряда;

Тп, — момент времени последующего

Р+» состояния триггера каждого разряда;

Х вЂ” безразличное состояние сигнала на соответствующем входе триггера каждого разряда;

H — неопределенное состояние со ответствующего выхода; .П вЂ” переход от низкого логического уровня сигнала к высокому и обратно (импульс);

Qll ю — предыдущее состояние соответствующего выхода триггера каждого разряда, В процессе своего функционирования первая ступень триггера каждого разряда подчиняется закону, представленному следующим аналитическим выражением: где V — единичное состояние сигнала на V-входе триггера каждого разряда;

С, — единичное состояние сигнала на синхровходе С 41 триггера каждого разряда;

D D — единичное и нулевое соответственно состояния сигналов на D-входе триггера каждого разряда;

А, А — состояния сигналов в точках

А и А на фиг. 2;

R R — единичное и нулевое соответственно состояния сигналов на R-входе триггера каждого разряда;

S S — единичное и нулевое соответственно состояния сигналов на S-входе триггера каждого разряда.

3а выполнением условий выражений (2) и (3) следят третья и четвертая структуры И элемента И-ИЛИ/И-ИЛИНЕ 37.

В процессе своего функционирования вторая ступень (вспомогательный триггер) триггера каждого разряда подчиняется закону, который можно представить следующим аналитическим выражением:

Г(А = 1) = (VC) D (RS) V S;(2)

Т(A = 1) = (VC) ° D (RS) ч R, (3) где VC — единичное состояние на выходе элемента НЕ 32, триггера

5 каждого разряда;

Q Q — состояния сигналов на прямом и инверсном соответственно выходах триггера каждого разряда.

За выполнением условий выражения (4) следят первая и вторая структуры

И элемента И-ИЛИ/И-ИЛИ-НЕ 37.

Функционал отказа любого из логических элементов первой ступени

15 (основного триггера), реализованный в триггере каждого разряда, можно представить следующим аналитическим выражением:

Р =. (VC) ° D A(RS) v(VG)D A(RS)vSAvRA; (5)

В случае нарушения условий функционирования, представленных в выражениях (2) и (3), на выходе элемента И-ИЛИ/И-ИЛИ-НЕ 37 уже в момент срабатывания логических элементов первой ступени вырабатывается сигнал

"Отказ" триггера каждого из разрядов.

Фучкционал отказа любого из логи30 ческих элементов второй ступени (вспомогательного триггера), реализованный в техническом решении триггера каждого разряда, можно представить следующим выражением:

F<= (VC) А О(RS) v(VC) А Q(RS) (6)

В случае нарушения условий функционирования, представленных в выражении (4), на выходе элемента

4О И-ИЛИ/И-ИЛИ-НЕ 37 также вырабатывается сигнал "Отказ" триггера любого из разрядов.

Асинхронный режим функционирования триггера каждого из разрядов

45 контролируется пятой и шестой структурами И элемента И-ИЛИ/И-ИЛИ-НЕ 37 °

Режим установки в "1" контролирует пятая структура И, режим установки в "О" — шестая структура И элемента

5D И-ИЛИ/И-ИЛИ-НЕ 37. Характерной особенностью этого режима является то, что установка основного и вспомогательного триггеров структуры триггера каждого разряда осуществляется одновременно. Вот почему строб сравнения на выходах элементов НЕ 35 и

36 вырабатывается через время не менее 2Т<», т.е. через время срабатывания элементов И-НЕ 26 и 27, а

13 16443 также элементов И-НЕ 30 и 31. В слу-чае правильного срабатывания всех логических элементов ни пятая, ни шестая структуры И не пропустят на свой выход высокий логический уро5 вень сигнала и на выходе элемента

И-ИПИ/И-ИЛИ-НЕ 37 сигнал "Отказ" (выход 47) не будет сформирован.

В противном случае такой сигнал будет сформирован на прямом выходе элемента И-ИЛИ/И-ИЛИ-НЕ 37 и он будет означать, что при асинхронной установке триггера любого из разрядов в "0" или "1" произошел отказ какого-либо логического элемента структуры триггера.

Рассмотрим последовательность срабатывания всех элементов логической структуры триггера каждого раз- 20 ряда в его трех основных режимах синхронного функционирования: "Хранение", "Установка "1" и "Установка

"0"

В режиме "Установка 1" (таблица) 25 по D-входу, с поступлением положительного фронта синхросигнала на

С-вход триггера, на выходе первого элемента И-HF, 24, через время срабатывания 2Тс элементов И 23 и

И-НЕ 24 установится сигнал логического "0", Следовательно, через время

ЗТ срабатывания, с момента поступления положительного фронта сигнала на С-вход, на выходах второго и третьего элементов И-НЕ 25 и 26 установятся сигналы логической "1", а через время 4Т срабатывания, на выходе четвертого элемента И-НЕ 27 — сигнал логического О . Таким образом, через 4р время 4Т в точке А (фиг. 3) устанавливается состояние логической "1", а в точке А — состояние логического

"0". Контроль правильности срабатывания логических элементов первой ступе-45 ни триггера каждого разряда осуществляется стробом сравнения с инверсного выхода элемента И/И-НЕ 33, который появляется также через время не менее

4Т срабатывания элементов И 23, gp

НЕ 2 и самого элемента И/И-НЕ 33.

Если же в ходе контроля выполняется условие (2) и (3), то третья и четвертая структуры И элемента И-ИЛИ/

/И-HJIH-НЕ 37 не пропустят íà его выход55 сигнал логической "1". При нарушении алгоритма функционирования логическими элементами первой ступени, т.е. выполняется условие (4), .на выходе

74 !4

47 триггера .пюбого из разрядов вырабатывается сигнал логической "1", сигнализируя об отказе первой ступени.

С приходом на C-вход триггера любого из разрядов отрицательного фронта синхроимпульса состояние первой ступени передается во вторую ступень, т.е, пятый элемент И-НЕ 28 устанавI I 31 ливается в состояние логического 0 на своем выходе, а шестой элемент

И-НЕ 29 остается в состоянии логической "1" на своем выходе. Следовательно, через время 47с срабатывания с момента поступления отрицательного фронта синхроимпульса на выходе элемента И-НЕ 30 устанавливается сигнал логической "1", а через время 5Т на выходе элемента И-HE 31 — сигнал логического "О". Контроль правильности срабатывания логических элементов второй ступени производится стробом сравнения, который появляется на выходе элемента И/И-HF, 33 через время не менее 5Т срабатывания с момента появления отрицательного фронта на синхровходе С триггера любого из разрядов„ При выполнении условия (4) на выходе однофазного триггера на элементе И-ИЛИ/И-ИЛИ-HE 37 сигнал Отказ не формируется. В противном случае, т.:е. при выполнении условий (6), на его прямом выходе 47 формируется сигнал "Отказ" одного или нескольких логических элементов второй ступени триггера разряда.

В режиме "Установка О" по D-входу с приходом положительного фронта синхросигнала на выходе элемента И-НЕ 24 устанавливается сигнал логической а на выходе элемента И-HE 25— сигнал логического "0", который через

1 время ЗТ срабатывания с момента появления положительного фронта синхроимпульса приводит к формированию на выходе элемента И-НЕ 27 сигнала логической "1". Через время 4Т на выходе элемента И-НЕ 26 формируется сигнал логического "0", Контроль правильности срабатывания логических элементов первой ступени в этом случае проводится на входах третьей и четвертой структур И элемента H-ИЛИ/ИИЛИ-НЕ 37 сигналом сравнения с выхода элемента И/И-НЕ 33, который формируется через время не менее 4Т, срабатывания элементов И 23, HE 32 и самого элемента И/И-НЕ 33 При выполнении условий (2) и (3) сигнал "Отда. Такое же сравнение производится через время 5Т с момента появления сигнала логического "О" на синхровхо5 де 41 триггера разряда стробом сравнения с инверсного выхода элемента

И/И-НЕ 33.

Функционирование и контроль правильности срабатывания логических элементов структуры триггера каждого разряда в остальных режимах его функционирования производится аналогичным образом.

Рассмотрим функциональное назначение элементов структуры предлагаемого двоичного счетчика.

Элементы И-ИЛИ-НЕ 7.1-7.3 совместно с элементами И-НЕ 14.1 и 14.2 предназначены для коммутации входов

20 19.1-19.4 предустанова íà S-входы триггеров 6.1-6.5 своего или последующего разрядов, в зависимости от исправного (неисправного) состояния триггера соответствующего разряда.

25 Элементы И-ИЛИ 8.1-8,4 разрядов осуществляют коммутацию на соответствующие разрядные выходы 20.1-20.4 устройства сигналов с выходов триггера данного или последующего разряда, в зависимости от исправного (неисправного) его состояния.

Элементы И/И-НЕ 9.1-9.3 осуществляют последовательный учет наличия отказа в каком-либо из триггеров раз35. рядов. При наличии в каком-либо триггере предыдущего разряда соответствующие элементы И/И-НЕ 9.1-9.3 изменяют состояния сигналов на своих прямом и инверсном выходах на проти40 воположные. Элементы ИЛИ 10.1-10.4 предназначены для осуществления блокировки воздействия значений сигнала на выходе отказавшего триггера на последующую логическую ветвь счетчика.

Элементы И 11.1-11.3 осуществляют (реализуют) входную логику работы по

V-входу триггера одноименного разряда.

Элементы ИЛИ 10.5, 12.1, 12.4 и

50 И 13.1-13,4 составляют функциональную группу логических элементов структуры двоичного счетчика, которая формирует сигналы "Частичный отказ™ и "Отказ" устройства в зависи55 мости от числа отказавших триггеров разрядов. При отказе одного из триггеров 6.1-6.5 формируется сигнал

"Частичный отказ", который, появляясь на выходе 21 устройства, сигнаl5 1644374 каз" на выходе 47 однофазного триггера на элементе И-ИЛИ/И-ИЛИ-HE 37 не появляется; в противном случае он формируется, сигнализируя об отказе одного или нескольких логических элементов первой ступени триггера разряда.

Функционирование и контроль правильности срабатывания логических элементов второй ступени производится следующим образом.

При появлении на синхровходе 41 триггера разряда отрицательного фронт синхросигнала состояние основного

-;иггера (первой ступени) передается во вторую ступень по следующей логической ветви: через ЗТ на выходе элемента 5-НЕ 29 формируется сигнал логического "0" через время 4Т на выходе элемента И-НЕ 31 — сигнал логической "1" и через время 5ТСР на выходе элемента И-НЕ 30 сигнал логического "0", Контроль правильности срабатывания производится сигналом сравнения с прямого выхода элемента

И/И-HE 33, который формируется также через время 5Т срабатывания элементов И 23, НЕ 32 и самого элемента

И/И-НЕ 33. При выполнении условий (4) сигнал "Отказ" на выходе 47 не формируется. В противном случае, т.е. при выполнении условий (6) на его выходе 47 формируется единичный логический уровень сигнала "Отказ", сигнализируя об отказе одного или нескольких логических элементов второй ступени триггера разряда.

В режиме хранения (табл. 1, п. 7), т.е, при наличии нулевого потенциала на синхровходе 41 триггера разряда, с выходов элементов И-НЕ 24 и 25 на входы элементов И-НЕ 26 и 27 поступают сигналы логической "1", под- тверждая предыдущее состояние триггера первой ступени. С выходов элементов

И-HE 28 и 29 на входы элементов И-НЕ

30 и 31 также поступают сигналы логической "1", подтверждая предыдущее состояние триггера второй ступени.

В этом случае контроль правильности хранения предыдущего состояния производится следующим образом. Через время 2Т > срабатывания элементов

И 23 и НЕ 32 производится сравнение состояний в точке А с состоянием сигнала на прямом выходе 44 триггера разряда и в точке А с состоянием сигнала на инверсном выходе 45 триггера разря17 164 лизирует о критической рабстоспособной структуре двоичного счетчика, так как резерв для восстановления работоспособности уже исчерпан. При отказе

I двух и более триггеров 6. 1-6. 5 разрядов на выходе 22 устройства формируется сигнал "Отказ", означающий, что в двоичном счетчике нет возможности восстановить работоспособную структуру и он подлежит замене в устройстве автоматики и вычислительной техники.

Устройство работает следующим образом.

Для установки двоичного счетчика в исходное состояние на его входы

18 (R ) и 16 (R ) подаются сигналы логического "0". При этом триггеры

6.1-6.5 разрядов устанавливаются в состояние логического "0", и, в случае исправного состояния, на выкодах

"Отказ" присутствует сигнал логического "0", а на выходах (инверсных) Отказ" — сигналы логической "1 .

В этом случае открыты следующие логические элементы, структуры двоичного счетчика: первые группы входов элементов И-ИЛИ-HE 7.1-7.3, первые группы входов элементов И-ИЛИ 8.18 ° 4, элементы ИЛИ 10.1-10.4 для прохождения сигналов с прямых выходов триггеров 6.1-6.4. Одновременно с этим закрыты следующие логические элементы двоичного счетчика: вторые группы входов элементов И-ИПИ-НЕ 7.17.3, элемент И-НЕ 14.2, вторые группы входов элементов И-ИЛИ 8.1-8.4, элементы И 13.1-13.4.

Подсчет импульсов, поступающих в этом случае на синхровход 17 двоичного счетчика, производится по следующей логической ветви.

Синхровход 17 устройства — счетные входы триггеров 6.1-6.5 разрядов. Состояние триггера 6.1 изменяется на противоположное (единичное) состоянию сигнала на его прямом выходе, так как его D-вход соединен со своим инверсным выходом, à V-вход триггера 6.1 не задействован. Состояние триггера 6,2 изменяется на единичное.при наличии íà его V-входе сигнала логической " 1". Таким же образом изменяют свои состояния триггеры 6,3 и 6.4. Следовательно, при первом синхроимпульсе свое состояние изменяет триггер 6.1, при втором, синхроимпульсе единичное состояние

4374

18 примет триггер 6.2, а триггер 6.1 установится в нулевое состояние и т.д, Состояния сигналов на выходах триггеров 6,.1-6„4 через первые групS пы входов элементов И-ИЛИ 8,1-8.4 поступают на соответствующие им информационные выходы 20Ä1-20.4 устройства.

10 В случае отказа какого-либо триггера основного разряда на его прямом выходе "Отказ" формируется сигнал логической "1". При этом предлагаемьпт двоичный счетчик обеспечивает формирование на своем выходе 21 сигнала частичный отказ" или на выкоде

22 — сигнала "Отказ", в зависимости от количества отказавших триггеров.

При отказе более одного из триггеров

20 6,1-6.5 — формируется сигнал "Отказ".

При отказе одного из триггеров

6.1-6.4 предлагаемый двоичный счетчик автоматически восстанавливает свою работоспособность.

25 Рассмотрим принцип восстановления работоспособности при отказе, например, триггера второго разряда 6.2.

В этом случае на его прямом выходе

47 "Отказ" формируется единичный логический уровень сигнала, а на инверсном выходе 46 — сигнал низкого логического уровня.

Автоматический переход предлагаемого двоичного счетчика на резервную работоспособную структуру производится в этом случае следующим образом. Нулевой логический уровень сигнала с инверсного выхода "Отказ" триггера 6.2 поступает на вход эле40 мента И/И-HE 9 ° 1 что приводит к смене состояний сигналов на прямых и инверсньм выходах элементов И/И-НЕ

9.1-9.3. В результате этого закрываются первые группы входов элемен45 тов И-ИЛИ-НЕ 7.2 и 7.3 первые группы

9 элементов И-ИЛИ 8.2-8.4 и открываются вторые группы входов элементов

И-ИЛИ-НЕ 7.2 и 7.3, элемент И-НЕ

14.2, вторые группы входов элементов

И-ИЛИ 8.2-8.4. На выходе элемента

ИЛИ 10.5 формируется единичный логический уровень сигнала, который на выходе 21 устройства сигнализирует о наличии частичного отказа в устройстве. На выходах элементов ИЛИ 12.112.4 также присутствуют сигналы логической "1" и в случае, если появится отказ в триггере 6.5, то на вьмоде элемента ИЛИ 12.5 формируется сигнал

19 отказа устройства в целом Действие сигнала на выходе триггера 6.2 блокируется единичным потенциалом с выхода "Отказ" этого же триггера.

Прямой выход триггера 6.2 отключается от информационного выхода 20,2 устройства и вместо него к этому выходу подключается через вторую группу входов элемента И-ИПИ 8.2 выход триггера 6.3. К информационному выходу 20.3 устройства через вторую группу входов элемента И-ИЛИ 8.3 подключается прямой выход триггера

6.4, а к выходу 20.4 через вторую группу входов элемента И-ИЛИ 8.4 прямой выход триггера 6.5.

Аналогичным образом производится перекоммутация входов 19.2-19.4 е предустанова двоичного счетчика, т.е. вход 19,2 через вторую группу входов элемента И-ИЛИ-НЕ 7.2 подключается к S-входу триггера 6.3, вход 19.3 через вторую группу входов элемента И-ИЛИ-HE 7.3 — к S-входу триггера 6.4 и вход 19.4 через вторую группу входов элемента И-ИЛИ-НЕ

7.4 — к S-входу триггера 6.5.

Таким образом, при отказе триггера 6,2 воздействие сигнала с его прямого выхода блокируется как по информационному выходу устройства, так и по его воздействию на последующую логическую цепь двоичного счетчика, т.е. триггер 6.2 "вытесняется" из работоспособной структуры двоичного счетчика и в эту структуру включается резервный триггер 6.5.

При отказе триггера 6.1 автоматическое восстановление работоспособности предлагаемого двоичного счетчика осуществляется путем его замещения триггером 6.2, триггера 6.2— триггером 6.3, триггера 6,3 — триггером 6.4 и триггера 6.4, — триггером

6.5. В случае отказа одного из триггеров 6.3 или 6.4 восстановление работоспособности структуры предлагаемого двоичного счетчика осуществляется также по принципу "вытеснения" отказавшего триггера.

Следовательно, предлагаемый счетчик обеспечивает повышение достоверности функционирования sa счет непрерывного встроенного контроля

его основных элементов, эксплуатационную отказоустойчивость за счет автоматического восстановления работоспособности и ремонтопригадность

644374 20 за счет наличия резервной работоспособсной структуры.

40

Формула изобретения

Двоичный счетчик, содержащий элемент НЕ, четыре основных и резервный разряды, причем каждый разряд, включая резервный, содержит триггер н первый элемент ИЛИ, первый разряд дополнительно содержит элемент И-НЕ, элемент И-ИЛИ-НЕ и элемент И-ИЛИ, второй разряд дополнительно содержит элемент И-ИЛИ-НЕ и элемент И-ИЛИ, третий разряд дополнительно содержит первый элемент И, элемент И-ИПИ-НЕ и элемент И-ИЛИ, четвертый разряд дополнительно содержит первый элемент И, элемент И-НЕ и элемент И-ИЛИ, резервный разряд дополнительно со-. держит первый элемент И, вход установки в "0" устройства соединен с входом элемента НЕ устройства, выход которого соединен с R --входами триггеров каждого, включая и резервный, разряда, синхровход устройства соединен со счетным входом триггера каждого, включая и резервный, разряда, прямой выход триггера, каждого, кроме резервного, разряда соединен с вторым входом первой группы входов элемента И-ИЛИ и с первым входом первого элемента ИЛИ одноименного разряда, прямой выход триггера каждого, кроме первого, разряда соединен с вторым входом второй группы входов элемента И-ИЛИ предыдущего разряда, инверсный выход триггера каждого, включая и резервный, разряда соединен со своим D-входом, вход предустанова первого разряда соединен с входами элемента И-НЕ и с вторым входом второй группы входов элемента И-ИЛИ-НЕ одноименного разряда, вход предустанова второго разряда соединен с первым входом первой группы входов элемента И-ИЛИ-НЕ первого и с первым входом второй группы входов элемента И-ИЛИ-НЕ второго разрядов, вход предустанова третьего разряда соединен с первым входом второй группы входов элемента И-ИЛИ-НЕ одноименного и с первым входом первой группы входов элемента И-ИЛИ-НЕ второго разрядов, вход предустанова четвертого разряда соединен с первым входом элемента И-НЕ одноименного и первым pzopом первой группы вхо21

1644374 22 дов элемента И-ИЛИ-HE третьего разрядов, выход элемента И-НЕ первого разряда соединен с S-входом триггера одноименного разряда, выход элемента

И-ИЛИ-НЕ первого, второго и третьего разрядов соединен с S-входов триггера последующего разряда, выход элемента И-HF. четвертого разряда соединен с S-входом триггера резервного разряда, выходы элементов И-ИЛИ, кроме резервного, разряда являются соответствующим Разрядным выходом устройства, о т л и ч а ю щ и и — . с я тем, что, с целью повьнпения достоверности функционирования, эксплуатационной отказоустойчивости и ремонтопригодности, в него дополнительно введены во второй разряд элемент И, второй элемент ИЛИ и элемент И/И-НЕ, третий разряд дополнительно содержит элемент И/И-НЕ, второй элемент ИЛИ и второй элемент И, четвертый разряд дополнительно содержит элемент И/И-НЕ, второй элемент И и второй элемент ИЛИ, резервный разряд дополнительно содержит второй элемент ИЛИ и второй элемент

И, причем прямой выход "Отказ" триггера первого разряда соединен с вторым входом элемента ИЛИ, с первыми входами вторых групп входов элементов И-ИЛИ и И-ИЛИ-НЕ одноименного разряда и с вторыми входами второго элемента ИЛИ и элемента И второго разряда, инверсный выход "Отказ" триггера первого разряда соединен с вторым входом первой группы входов элемента И-ИЛИ-НЕ, с первым входом первой группы входов элемента И-ИЛИ одноименного и с первым входом элемента И/И-НЕ второго разрядов, инверсный выход "Отказ" триггеров второго, третьего и четвертого разрядов соединен соответственно с вторым входом элемента И/И-НЕ одноименного разряда, прямой выход "Отказ" триггера второго разряда соединен с вторым входом первого элемента ИЛИ и с первыми входами второго элемента ИЛИ и элемента И одноименного разряда, прямой выход "Отказ" триггера третьего разряда со динен с вторьж входом второго элемента ИЛИ и с первыми входами вторых элементов ИЛИ и И одноименного разряда, прямой выход

"Отказ" триггера четвертого разряда соединен с вторым входом первого элемента ИЛИ и с первыми входами

45 с первым входом второй группы входов элемента И-ИЛИ одноименного разряда, группы входов элемента И-ИЛИ-НЕ, с первым

50 входом первой группы входов элемента

40 вторых элементов ИЛИ и И одноименно11 13

ro разряда, прямой выход Отказ трИггера резервного разряда соединен с вторым входом первого элемента ИЛИ и с первым входом второго элемента

И одноименного разряда, вход RF yc тановки в исхопное состояние средств функционального контроля устройства соединен с Р, -†входа триггера каждого, включая и резервньп, разряда, выход элемента ИЛИ первого разряда соединен с V-входом триггера второго разряда, с гервым входом первого элемента И третьего, с вторым входом первого элемента И четвертого и с третьим входом первого элемента И резервного разрядов, выход первого элемента ИЛИ второго разряда соединен с вторым входом первого элемента И третьего разряда, с первым входом пер. ного элемента И четвертого разряда и с вторым входом первого элемента И

Резервного разряда, выход первого элемента ИЛИ третьего разряда соединен с третьим входом первого элемента И четвертого разряда и с первым входом первого элемента И резервного разряда, выход первого элемента ИЛИ четвертого разряда соединен с четвертым входом первого элемента И резервного разряда, выходы элементов И третьего, четвертого и резервного разрядов соединены с V-входами триггеров одноименного разряда, прямой выход элемента

И/И-НЕ второго разряда соединен с вторым входом первой группы входов элемента И-ИЛИ-НЕ, с первым входом первой группы входов элемента И-ИЛИ одноименного и с первым входом элемента И/И-НЕ третьего разрядов, инверсный выход элемента И/И-НЕ второго разряда соединен с вторым входом второй группы входов элемента И-ИЛИ-НЕ, прямой выход элемента И/И-НЕ третьего разряда соединен с вторым входом первой

И-ИЛИ одноименного и с первым входом элемента И/И-НЕ четвертого разряда, инверсный выход элемента И/И-НЕ третьего разряда соединен с вторым входом втоРой группы входов элемента

И-HPH-HE, с первым входом второй группы входов элемента И-ИЛИ одноименного разряда, прямой выход элемента И/И.-НЙ четвертого разряда соединен с первые

23 16443 входом первой группы входов элемента

И-ИЛИ одноименного разряда, инверсный . выход элемента И/И-НГ четвертого разряда соединен с вторым входом элемента И-HF., с первым входом второи группы

5 входов элемента И-ИЛИ одноименного разряда и с первым входом первого элемента ИЛИ резервного разряда, выход которого является выходом "Частич- 0 ный отказ" устройства, выход второго элемента ИЛИ второго разряда соединен с вторыми входами вторых элементов

И и ИЛИ третьего разряда, выход элемента И второго разряда соединен с четвертым входом второго элемента ИЛИ резервного разряда, выход второго элемента ИЛИ третьего разряда соединен с втопыми входами вторых элементов И и ИЛИ четвертого разряда, выход 2п второго элемента И третьего разряда соединен с третьим входом второго элемента ИЛИ резервного разряда, выход второго элемента ИЛИ четвертого разряда соединен с вторым входом вто- 25 рого элемента И резервного разряда, выход второго элемента И четвертого разряда соединен с вторым входом второго элемента ИЛИ резервного разряда, выход второго элемента И резервного Зр разряда соединен с первым входом второго элемента ИЛИ одноименного разряда, выход которого является выходом

"Отказ" устройства, а триггер каждого ряда включая н резервный содержит 35 элемент И, восемь элементов И-НЕ, элемент И-ИЛИ/И-ИЛИ-НЕ, четыре элемента НЕ, элемент И/И-НЕ с временем срабатывания не менее 3Тср., где Т среднее время срабатывания логического элемента, в качестве третьего и четвертого элементов НЕ используется элемент НЕ с временем срабатывания не менее 2Т, шину установки, ВхОДы D, V С R S» ВыхоДную шину

"Отказ", инверсную шину "Отказ", вход S триггера соединен с первым входом элемента И, с входом третьего элемента НГ, с первыми входами третьего и седьмого элементов И-НЕ, с третьим входом первой, с пятым входом второй, с четвертым входом третьей и с четвертым входом четвертой структур

И элемента И-ИЛИ/И-ИЛИ-НЕ, вход Dтриггера соединен с первым входом первого элемента И-НЕ, с входом второго элемента НЕ и с вторым входом третьей структуры И элемента И-ИЛИ/И-ИЛИ-НЕ, Входы 7 и С триггера соответственно

74 24 соединены с вторым и третьим входами элемента И, вход R триггера соединен с четвертым входом элемента И, с входом четвертого элемента НЕ, с третьими входами четвертого и восьмого элементон И-НЕ, с четвертым Вхо» дом первой, с шестым входом второй, с пятым входом третьей и с пятым входом четвертой структур И элемента

И-ИЛИ/И-ИЛИ-НЕ, вход Р F триггера соединен с первым входом седьмой структуры И элемента И-ИЛИ/И-ИЛИ-НЕ, второй вход которой соединен с шиной

",Отказ триггера и является выходом элемента И-ИЛИ/И-ИЛИ-НЕ, выход элемента И соединен с входом первого элемента НЕ, с вторым входом второго элемента И-НЕ .и с вторым входом первого элемента И-HE выход которого соединен с вторым входом третьего элемента И-HE и с первым входом второго элемента И-НЕ,, выход которого соединен с вторым входом четвертого элемента И-QE выход третьего элемента

И-НЕ соединен с первым входом четвертого элемента И-НЕ, с первым входом пятого элемента И-НГ, с вторым входом второй, с первым входом четвертой и с первым входом шестой структур элемента И-ИЛИ/И-ИЛИ-НЕ, выход четвертого элемента И-НЕ соединен с третьим входом третьего элемента И-НЕ, с первым

1 входом шестого элемента И-НЕ, с вторым входом первой, с первым входом третьей и с первым входом пятой струк-, тур И элемента И-ИЛИ/И-ИЛИ-НЕ, выходы пятого и шестого элементов И-НЕ ñîåдинены соответственно с вторыми входами седьмого и восьмого элементов

И-НЕ, выход первого элемента НЕ соединен с вторыми входами пятого и шестого элементов И-НЕ, с входами элемента И/И-НЕ, с пятым входом первой и с третьим входом второй структур И элемента И-ИЛИ/И-ИЛИ-НЕ, прямой выход элемента И/И-НЕ соединен с шестым входом первой и с четвертым входом второй структур И элемента И-ИЛИ/

И-ИЛИ-НЕ, инверсный выход элемента

И/И-НЕ соединен с третьими входами третьей и четвертой структур И элемента И-ИЛИ/H-ИЛИ-НЕ, выход второго, третьего и четвертого элементов НЕ соединены соответственно с вторыми входами четвертой, пятой и шестой . структур И элемента И-ИЛИ/И-ИЛИ-НЕ, Выход седьмого элемента И-НЕ является прямым выходом триггера и соединен с первым входом восьмого элемента

И-НЕ и с первым входом первой структуры И элемента И-ИЛИ/И-ИЛИ-НЕ, выход восьмого элемента И-НЕ является инверсным выходом триггера и соединен

1644374 26 с третьим вход ом с едьмог о эл емента .

И/НЕ и с первым входом второй структуры И элемента И-ИЛИ/И-ИЛИ-НЕ, инверсный выход которого является инверсной шиной "Отказ" триггера.

1644374

Составитель О. Скворцов

Техред Д.Сердюкова

КоРРектоР M.Максимишинец редактор А. Шандор

Заказ 1248 Тираж 470 Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-издательский комбинат "Патент", г. Ужгород, ул. Гагарина, 101