Формирователь импульсов управления

 

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК

1 вьян

Фиг. t

ГОСУДАРСТВЕННЫЙ КОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ

ПРИ ГКНТ СССР

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (21) 4694276/21 (22) 30.03.89 (46) 07,05.91. Бюл, М 17 (72) А,Л.Круглов, В.Е,Петров и Г.Е.Максимов (53) 621.374 (688.8) (56) Авторское свидетельство СССР

fib 1441467, кл. Н 03 КЗ/64, 25.08.86.

Оптикоэлектронные методы обработки изображения./Под ред, проф. С.Ь.Гуревича.

Л.: Наука, Лен.отд., 1982, с,153. (54) ФОРМИРОВАТЕЛЬ ИМПУЛЬСОВ УПРАВЛЕНИЯ (57) Изобретение относится к импульсной технике и может быть использовано для управления прибором с зарядной связью, „„!Ж„„1647869 Al (Я)5 Н 03 К 5/153, 5/01

Цель изобретения — расширение функциональных возможностей путем регулирования длительности импульса накопления с помощью цифрового кода с одновременным повышением быстродействия за счет получения параллельного формирования управляющих импульсов и .импульса накопления — достигается за счет введения буферного каскада 9, триггеров 11, 12, 13, 14, инвертора 10, элемента ИЛИ 15, элементов И 16, 17, 18, 19, 20, формирователя 21 фаз, формирователя 22 импульсов, кодовых шин 26, 27 и организации новых функциональных связей. Устройство также содержит генератор 1 импульсов, счетчики 2, 3, 4 импульсов, буферные каскады 5, 6, 7, 8, выходные шины 23, 24, 25, 28, 29, 2 ил, 3.

1647869

Изобретение относится к импульсной технике и может быть использовано для управления прибором с зарядной связью (ПЗС), в котором необходимо изменять длительность импульса накопления с помощью цифрового. кода.

Цель изобретения —. расширение фри;. циональных возможностей путем регулирования длительности импульса накопления с помощью цифрового. кода с одновременным повышением быстродействия за счет получения параллельного формирования управляющих импульсов и.импульса накопления. повышение быстродействия.

На фиг, 1 приведена электрическая функциональная схема предлагаемого формирователя; на фиг. 2- временные диаграммы, поясняющие его.работу.

Формирователь импульсов управления содержит генератор 1 импульсов, первый, второй и третий счетчики 2, 3 и 4 импульсов, первый; второй, третий, четвертый и пятый буферные каскады 5, 6, 7, 8.и 9, инвертор 10, первый, второй; третий и четвертый триггеры:11, 12, 13 и 14, элемент ИЛИ 15, первый, второй, третий, четвертый и пятый элементы И 16., 17, 18, 19 и 20, формирователь 21 фаз; формирователь. 22 импульсов.

Выход генератора 1 импульсов соединен с входом формирователя 21 фаз, первый выход которого соединен с первым входом

- элемента ИЛИ:15, Выход последнего через первый буферный каскад 5 соединен с первой выходной шиной 23, второй вход — с прямым выходом .первого триггера 11, инверсный выход которого соединен с первым входом первого.и: первым входом второго элементов И 1 6 и 17. Выходы элементов И.

16 и 17 соединены соответственно через второй и третий буферные каскады.б и 7 с второй и третьей выходными шинами 24 и

25, Второй вход первого элемента И 16 соединен с вторцм выходом формирователя 21 фаз, третий выход которого соединен с вторым входом второго элемента И 17 и со счетными входами первого, второго, третьего счетчиков 2, 3, 4 импульсов. Установочный вход первого счетчика 2 импульсов соединен через инвертор 10 с прямым выходом второго триггера 12 и с первым входом третьего элемента И 18 и непосредственно с входом записи второго счетчика 3 импульсов, информационные входы которого соединены с первой кодовой шиной 26;

Вторая. кодовая шина 27 соединена с информационными входами третьего счетчика

4 импульсов, вход записи которого непосредственно, а выход переноса через формирователь 22 импульсов соединен с S-входом второго триггера 12; R-вход триггера 12 соединен с выходом переноса второго счетчика 3 импульсов и с R-входом третьего триггера 13, инверсный выход которого соединен с вторым входом третьего элемента

И 18, прямой выход — через четвертый буферный каскад 8 с четвертой выходной шиной 28, S-вход — с выходом четвертого элемента И 19. Первый вход последнего соединен с первым выходом первого счетчика

2 импульсов, второй вход — с инверсным

10 выходом четвертого триггера 14, прямой выход которого через пятый буферный каскад триггера 11 и с выходом третьего элемента

И 18. Третий. вход элемента И 18 соединен с первым входом элемента ИЛИ 15 и с вторым входом. пятого элемента И 20, выход

20 которого соединен с R-входом первого триггера 11.

Формирователь импульсов управления работает следующим образом.

С выхода генератора 1 импульсов им25 пульсы прямоугольной формы поступают на вход формирователя 21 фаз, на выходах которого формируются импульсные последовательности первой (фиг, 2в), второй (фиг.

30 2г) и третьей (фиг. 2д) фаз, сдвинутые относительно друг друга, которые через элементы ИЛИ 15 и И 16, 17 и через буферные. каскады 5, 6, 7 поступают на выход формирователя импульсов управления. На выхо35 дах формирователя 21 фаз импульсы формируются непрерывно

Рассмотрим работу формирователя импульсов управления с момента времени t< (фиг..2б), по которому начинает формироваться импульс разрешения Тр. Период циклограммы t> — ts задается кодом, поступающим с шины 27. С третьего выхода формирователя 21 фаз импульсы подаются на счетный вход счетчика 4 и начинают вычи40

45 тать.код, поступающий с шины 27, записанный в счетчике 4. Как только число поступивших импульсов вычтет код, записанный в счетчике 4, на выходе счетчика 4 формируется импульс переноса, который поступает на вход формирователя 22 импульса, одиночный импульс, длительность которого должна быть достаточной

50 для записи входного кода в счетчик 4 и срабатывания триггера 12. После срабаты55 вания триггера 12 сигнал поступает íà первый вход элемента И 18. При наличии сигналов на третьем, втором входах, поступающих с первого выхода формирователя

21 фаз и инверсного выхода триггера 13, на выходе появляется импульс, который уста9.соединен с пятой выходной шиной 29, .Я-вход- с вторым выходом первого счетчика

15 2 импульсов и с первым входом пятого элемента И 20, R-вход — с S--входом первого

1647869

10 метрами, обеспечивающими нормальную

15 работу ПЗС. С помощью кода, поступающего с шины 27 в счетчик 4, можно изменять период всей циклограммы tt — ts (фиг. 26), 20

30 Формула изобретения

Формирователь импульсов управления, 35

50 навливает. триггер 11 в состояние н1и на прямом выходе и "Ои на инверсном, Сигнал

"1" поступает на второй вход элемента ИЛИ

15, установив на его выходе и1", а сигнал нОн— на вторые входы элементов И 16, 17, устанавливая их выходы в состояние н0", тем самым заканчивается формирование последовательности выходных фазных импульсов. На первом выходе формирователя импульсов управления устанавливается высокий уровень напряжения, а на втором и третьем выходах — низкий уровень. Одновременно гю R-входу триггер 14 устанавливается в состояние:"0" и через буферный каскад 9 сигнал поступает на шину 29, что является началом формирования импульса разрешения Тр ПЗС (момент времени t1 на фиг. 26); Одновременно по наличию сигнала

"1" на выходе трип ера 12 через инвертор 10 дается разрешение на работу счетчиков 3 и

2. При этом импульсы, поступившие с третьего выхода формирователя 21 фаз, начинают вычитать код, записанный в счетчике 3 с шины 26, а счетчик 2 начинает считать поступившие импульсы.

Сигнал с первого выхода счетчика 2 оп.— ределяет время tq — tz, данный выход может быть подключен к одному из младших разрядов счетчика в зависимости от необходимого времени tq — tz. Сигнал и1" на первом выходе счетчика 2 через первый вход элемента И 19 при наличии сигнала и1", появившимся по t1 на втором входе элемента И 19, устанавливает триггер 13, его прямой выход в состояние "1", тем самым заканчивается формирование импульса накопления Т,, который через четвертый буферный каскад 8 поступает на шину 28 (фиг. 2а, б). Через время — тз (фиг. 2а, б) на втором выходе счетчика 2 появляется сигнал "1", который устанавливает триггер 14 в состояние "1", тем самым заканчивается формирование импульса разрешения Тр, равного tt — тз (фиг, 26). Одновременно сигнал со счетчика

2 поступает на:первый вход элемента И 20 и при наличии сигнала с первого выхода формирователя 21 фаз на его выходе. формируется сигнал, устанавливающий триггер

11 в состояние "0", тем самым дается разрешение на прохождение фазных импульсов с первого, второго и третьего выходов формирователя 21 фаэ на выходные шины формирователя импульсов управления, После считывания кода со счетчика 3 импульсами, поступающими на его счетный вход, на выходе переноса счетчика 3 появляется сигнал, который устанавливает триггер 13 в состояние "0" ° и тем самым начинает формироваться импульс накопления Т в момент времени te (фиг. 2а). Одно40

45 временно триггер 12 устанавливается в состояние "0" и через инвертор 10 записывается код в счетчик 3, поступающий с шины

26, при этом запрещается прием импульсов счетчиком 3 и счетчик 2 сбрасывается в исходное состояние. Счетчики 2, 3 находятся в установленном исходном состоянии, пока на выходе счетчика 4 не появится им° пульс переноса и сработает триггер 12. Далее процесс повторяется

Буферные каскады 5, 6, 7, 8, 9 позволяют логические импульсы полОжительной полярности преобразовать в импульсы с параа значит, регулировать длительность импульса накопления t< — te (фиг. 2а). При необходимости сохранения частоты строк

f< = †длительнос иьлпульса налопле-

tg -t1 ния Тн можно регулировать поступающим кодом с шины 2 6 и счетчиком 3, которые позволяют изменять начало импульса накопления, т.е. регулировать время тз — tq.

Длительность. импульса разрешения в обоих случаях остается постоянной, равной t> — тз. содержащий генератор импульсов, первый, второй; третий счетчики импульсов, первый, вто:рой, третий, четвертый буферные каскады, выходы которых соединены с соответствующими выходными шинами, пятую выходную шину, от л и ч а ю щи и с я тем, что, с целью расширения функциональных возможностей с одновреценным повышением быстродействия, в него введены пятый буферный каскад, первый, второй, третий, четвертый триггеры, инвертор, элемент ИЛИ, первый, второй, третий, четвертый, пятый элементы

И,формирователь фаз,формирователь импульсов,первая и вторая кодовые шины, причем выход генератора импульсов соединен с входом формирователя фаз, первый выход которого соединен с первым входом элемента ИЛИ, выход которого соединен с входом первого буферного каскада, второй вход — с прямым выходом первого триггера, инверсный выход которого соединен с первым входом первого и первым входом второго. элементов

И, выходы которых соединены соответствен но с входами второго и третьего буферных каскадов, а второй вход первого элемента

И соединен с вторым выходом формирователя фаз, третий выход которого соединен с вторым входом второго элемента И и со

1647869

Составитель Т. Соколова

Редактор Т. Юрчикова Техред М.Моргентал Корректор M. Демчик

Заказ 1651 Тираж 486 Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35; Раушская наб.; 4/5 !

Производственно-издательский комбинат "Патент", г. Ужгород, ул.Гагарина, 101 счетными входами первого, второго и третьего счетчиков импульсов, установочный вход первого из которых соединен через инвертор с прямым выходом второго триггера, с первым входом третьего элемента И и непосредственно с. входом записи второго счетчика импульсов, информационные входы которого соединены.с первой. кодовой шиной, а вторая кодовая шина соединена с информационными входами третьего счетчика импульсов, вход записи которого непосредственно, а выход .переноса через формирователь импульсов соединены с Sвходом второго триггера, R-вход которого соединен с выходам переноса второго счетчика импульсов и с R-входом третьего триггера, инверсный выход которого соединен

È ÿ. ф

Итр

Нуl з/

И РЯ ) bye с вторым входом третьего элемента И, прямой выход — с входом четвертого буферного каскада, S-вход — с выходом четвертого элемента И, первый вход которого соединен с

5 первым выходом первого счетчика импульсов, второй вход — с инверсным выходом четвертого триггера, прямой выход которого через пятый буферный каскад соединен с пятой выходной шиной, .S-вход — с вторым

10 выходом первого счетчика импульсов и с первым входом пятого элемента И, R-вход— с S-входом первого триггера и с выходом третьего элемента И, третий вход которого соединен с первым входом элемента ИЛИ и

15 с вторым входом пятого элемента И, выход которого соединен с R-.âõîäîì первого триггера,