Буферное устройство

 

Изобретение относится к импульсной технике и предназначено для использования в качестве выходного буферного уст2 ройства для БИС И2Л-типа. Целью изобретения является снижение истребляемой мощности и увеличение уровня логической единицы на выходе буферного устройства. Буферное устройство содержит три п - р - n-транзистора, четыре диода Шотки и инжектор . Введение третьего п - р - п-транзистора, дополнительного выхода инжектора и дополнительного коллектора второго п - р - n-транзистора позволяет увеличить уровень логической единицы на выходе и снизить потребляемую мощность путем увеличения стабильности и уменьшения тока, обеспечивающего работу схемы защиты от короткого замыкания выхода на шину питания. 1 ил.

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (5()5 Н 03 К 19/091

ГОСУДАРСТВЕННЫЙ КОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ

ПРИ ГКНТ СССР

1 г)ц ъГ

@ 1 1 -

ЬЛБЛИ

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (21) 469?140/21 (22) 29.05.89 (46) 07.05.91, Бюл. Иг 17 (71) Таганрогский радиотехнический институт им. В,Д.Калмыкова (72) С.П.Тяжкун, Ю.И.Рогозов и В.Б.Лапшин (53) 621,374 (088.8) (56) Патент CLUA N 4464589, кл. Н 03 К 19/091, 1985.

Авторское свидетельство СССР

N 1386951, кл, Н 03 К 19/091, 1986. (54) БУФЕРНОЕ УСТРОЙСТВО (57} Изобретение относится к импульсной технике и предназначено для использования в качестве выходного буферного устИзобретение относится к импульсной технике и предназначено для использования в качестве выходного буферного устройства для БИС И2Л-типа.

Целью изобретения является снижение потребляемой мощности и увеличение уровня логической единицы на выходе устройства, На фиг, 1 приведена принципиальная электрическая схема буферного устройства; на фиг. 2 — функционально-топологическая схема, Буферное устройство содержит три

n — р — n-транзистора 1 — 3, четыре диода

Шотки 4 — 7 и инжектор 8, причем входы 9, 10 устройства через обратно включенные первый 4 и второй 5 диоды Шоткй соединены с базой n — р — n-транзистора 1, коллектором

n — р — n-транзистора 2 и.выходом инжектора 8, дополнительный выход которого через третий 6 и четвертый 7 диоды Шотки в прямом включении соединены свходами 9,,10 устройства и подключены к базе и к первому

„„. Ж„„1647885 А1 ройства для БИС И Л-типа. Целью изобре2 тения является снижение истребляемой мощности и увеличение уровня логической единицы на выходе буферного устройства.

Буферное устройство содержит три n — р— п-транзистора, четыре диода Шотки и инжектор. Введение третьего п — р — п-транзистора, дополнительного выхода инжектора и дополнительного коллектора второго и — р— и-транзистора позволяет увеличить уровень .логической единицы на выходе и снизить потребляемую мощность путем увеличения стабильности и уменьшения тока, обеспечивающего работу схемы защиты от короткого замыкания выхода на шину питания. 1 ил. коллектору и — р — и-транзистора 3, остальные коллекторы которого соединены с соответствующими коллекторами n — р — птранзистора 1 и являются выходами устройства 11, 12, а эмиттер соединен с дополнительным коллектором и базой

n — р — и-транзистора 2, змиттер которого соединен с эмиттером п — р — n-транзистора

1 и общей шиной.

Буферное устройство работаетс следующим образом.

При низком уровне входного напряжеHHA H8 орНоМ М3 в Ix0+QB 9 или 10 устройства весь ток основного и дополнительного выходов инжектора 8 I81, l82 протекает через соответствующие диоды Шотки, В результате закрыты n — р — и-транзисторы 1, 3 и, следовательно, п — р — n-транзистор 2.

Если на входах 9, 10 устройства высокие уровни, то прекращается ток через диоды

Шатки 4 — 7 и открываются и — р — n-транзисторы 1-3.

1647885

В нормальном режиме работы открытый и — р — и-транзистор 1 формирует на выходах 11, 12 низкие уровни напряжения

Окэн, и — р — n-транзисторы 3 и 2, включенные в режиме повторителя тока, формируют 5 ток its коллектора и — р — и-транзистора 2 меньший, чем la1. 8 результате n — р — п, транзистор 1 остается открытым. Величина

I1z определяется тс!ком !вг и соотношением площадей основного и дополнительного t0 коллекторов n — р — n-транзистора 2, при этом через коллекторы n — р — n-транзистора

3, соединенные с выходами 11 и 12 устройства, ток не протекает из-за низкого уровня выходного напряжения. 15

Если произойдет короткое замыкание одного из выходов 11 или 12 увтройства на шину питания, то возрастет напряжение на одном из коллекторов и — р — и-транзистора

3. Площадь коллекторов и — р — n-транзисто- 20 ра 3, соединенных с выходами, формируется так, чтобы через любой из этих коллекторов !к3 вместе с током !вр превышал ток I81. ! кэ+ !82 I81 25

В этом случае ток коллектора n — р— и-транзистора 2 11z > t81, и транзистор 1 закроется, Таким образом, предотвращается перегрузка устройства при коротком замыкании одного или нескольких выходов на 30 шину питания, Пороговое напряжение отпирания и — р — и-транзисторов 3 и 2 приблизительно вдвое (2 Usa ) больше, чем n — р — n-транзистора 1, и соответственно больше время 35 включения этих транзисторов, Этим.обеспе,чивается задержка включения защиты на время спада выходного напряжения. Раз.ряд емкости нагрузки осуществляется при большом базовом токе la1 п — р — и-транзи- 40 стара 1, а формирование постоянного низкогоуровня при меньшем токе(!в1 — !<12), что уменьшает задержку включения и задержку выключения устройства, Ток, протекающий через схему защиты, не зависит от коэффициента усиления транзистора, поэтому не увеличивается с температурой и более стабилен для разных кристаллов. Последнее свойство обусловлено тем, что ток коллекторов n — р — n-транзисторов 3 определяется соотношением площадей этих коллекторов. Стабильность и повторяемость этого тока обеспечивает работу защиты с меньшей величиной этого тока (меньше запас на разброс и уменьше- ние тока со снижением температуры} и соответственно с меньшей. потребляемой мощностью, Формула изобретения

Буферное устройство, содержащее два и — р — n-транзистора, инжектор, первый и второй входы у тройства через обратно включенные первый и второй диоды Шатки соединены с базой первого n — р — n-транзистора, первым входом инжектора и коллектором второго n — р — n-транзистора, эмиттер которого соединен с эмиттером первого n — р — n-транзистора и общей шиной, коллекторы первого n — р — n-транзистора подключены к выходамустройства, о тл и ч а ю щ е е с я тем, что, с целью снижения потребляемой мощности и увеличения уровня логической единицы на выходе устройства, в него введены третий n — р — птранзистор, третий и четвертый диоды

Шатки, входы устройства через третий и четвертый диоды Шатки в обратном включении соединены с дополнительным выходом инжектора, базой и первым коллектором третьего ri — р — n-транзистора, остальные коллекторы которого соединены с коллекторами первого и — р — n-транзистора, а эмиттер соединен с базой и дополнительным коллектором второго и — р — n-транзистора, 1647885

Составитель А.Янов

Техред M.Mîðãåíòàë

Корректор M.Максимишинец

Редактор Т.Зубкова

Производственно-издательский комбинат "Патент", г. Ужгород, ул.Гагарина, 1D1

Заказ 1652 Тираж 473 Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113935, Москва, Ж-35, Раушская наб., 4/5