Инжекционный сумматор-вычитатель

 

Изобретение относится к импульсной технике и предназначено для использования в многоуровневых арифметических устройствах с инжекционным питанием. Цель изобретения - расширение функциональных возможностей. Инжекционный сумматор - вычитатель содержит три входных п-р-п-транзистора, включенных по схеме токового отражения, три р-п-р-транзистора и четыре п-р-п-транзистора. Введение второго и третьего р-п-р-транзисторов, новых связей, а также задание инжектором соответствующих уровней тока позволяют реализовать на выходах функции сложения и вычитания. 1 ил.

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК

„„Я0„„1471305 А1

yD 4 Н 03 К 19/091

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

2 с базой первого р-и-р-транзис гора 7, коллектор которого соединен с выходной шиной 8 суммы, вторые коллекторы транзисторов 1-3 соединены с базой первого и-р-п-транзистора 9,первый коллектор которого соединен с выходной шиной 10 переноса, а второй— с базой второго и-р-п-транзистора 11, коллектор которого соединен с коллек- Ql тором транзистора 7 и с выходной шиной 8 суммы, третий коллектор транзистора 1 соединен .с базой второго р-и-р-транзистора 12, коллектор которого соединен с третьими коллекторами транзисторов 2 и 3 и с базой третьего и-р-п-транзистора 13, первый коллектор которого соединен с выходной шиной 14 заема, а второй с базой четвертого п-р-и-транзистоГОСУДАРСТВЕННЫЙ КОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ

ПРИ ГКНТ СССР (21) 4195349/24-21 (22) 16.02.87., (46) 07.04.89, Бюл. Р 13 (71) Таганрогский радиотехнический институт им.В.Д.Калмыкова (72) А.В.Ерохин и А.В.Брайцара (53) 621 .374(088,8) (56) Авторское свидетельство СССР ,N- 1422396, кл. H 03 К 19/091, 1987.

Tich Dao Threshold I L and its

applications to binary Symmetric

Functions and multivalued logic.

IREE Journal of Solid-State Circuits, 1977, vol. SC-12, N 5, р.463-472, fig. 10.

Изобретение относится к импульсной технике и предназначено для использования в многоуровневых арифметических устройствах с инжекционным питанием.

Цель изобретения — расширение функциональных возможностей устройства, заключающееся в одновременном выполнении операций сложения и вычитания.

На чертеже приведена электрическая функциональная схема инжекционного сумматора-вычитателя.

Инжекционный сумматор-вычитатель содержит входные и-р-и-транзисторы

1-3, включенные по схеме токового отражения, базы которых соединены с входными шинами 4-6 операндов со< ответственно, а первые.коллекторы— (54) ИНЖЕКЦИОННЫЙ СУ1ИАТОР-ВЫЧИТАТЕЛЬ (57) Изобретение относится к импульсной технике и предназначено для использования в многоуровневых арифме— тических устройствах с инжекционным питанием. Цель изобретения — расширение функциональных возможностей ° Инжекционный сумматор-вычитатель содержит три входных п-р-п-транзистора, включенных по схеме токового отражения, три р-и-р-транзистора и четыре и-р-п-транзистора. Введение второго и третьего р-п-р-транзисторов, новых связей, а также задание инжектором соответствующих уровней тока позволяют реализовать на выходах функции сложения и вычитания. 1 ил.

1471305 ра 15, коллектор которого соединен с четвертым коллектором транзистора и с базой третьего р-п-р-транзистора 16, коллектор которого соединен с четвертыми коллекторами транзисторов

2 и 3 и с выходной шиной 17 разности, эмиттеры транзисторов 7, 12 и 16 соединены с шиной 18 питания. В базы транзисторов 9, 11, 13 и 15 и в вы- . lp ходные шины 10 и 14 задаются токи инжектора, равные трем с половиной, четырем, половине, четырем, одному и одному уровню тока соответственно.

Различные уровни тока, задаваемые инжектором, обеспечиваются соответствующим соотношением площадей коллектора и эмиттера инжекционного р-и-ртранзистора. Транзистор, включенный по схеме токового отражения, пред- 20 ставляет собой многоколлекторную транзисторную структуру, в которой соотношением площадей выходного коллектсра и коллектора обратной связи обеспечивается коэффициентом передачи то- 25 ка, равным единице, то,есть выходной ток равен входному.

Сумматор-вычитатель работает следующим образом.

Алгоритм реализации функций суммы

;>, переноса р, разности W и заема V над операндами А,В,С имеет следующий вид:

:К= А+В+С при (А+В+С) ЗХ р = О о

= А+В+С-4 р=1 при (А+В+С) ) ЗХ

W = А-(В+С)

V - =0 при А (В+С);

W = (А+4)-(В+С) при А с.(В+С), V = 1 где I — единичный уровень тока. о

Операнды подаются на входные шины, 4-6. На соединенных первых коллекторах входных транзисторов 1-3 про50 исходит их суммирование. Ток, равный сумме входных токов, отводится этими коллекторами от базы транзистора 7.

А так как этот транзистор включен по

55 схеме токового отражения, точно такой же ток выдается в выходную шину .

8 суммы, Такой же по величине ток отводится соединенными вторыми коллекторами входных транзисторов 1-3 от базы транзистора 9, включенного по схеме порогового детектора. Если этот отводимый ток будет меньше или. равен 3 Т, транзистор 9 останется открытым. При этом он шунтирует своим первым коллектором выходную шину

10 переноса, а вторым — базу транзистора 11, включенного по схеме токового отражения, коллектор которого, соединенный с выходной шиной 8 суммы, не оказывает никакого влияния на величину тока, протекающего по ней. Если же сумма входных токов будет больше или равна 4 Х, транзистор 9 закрывается, так как в его базу инжектором задается ток „, равный 3,5 I который в этом случае полностью отводится входными транзисторами. 1(ри этом в шину 10 переноса инжектором задается ток, равныи I, открывается ранее шунтируемый транзистором 9 транзистор 11 и отводит от выходной шины 8 суммы ток, равный 4 Х . Таким образом, сразу осуществляется реализация алгоритма сложения и переноса.

Канал вычитания работает следующим образом.

На входные шины 4 — 6 подаются операнды уменьшаемого, вычитаемого и заема соответственно. Ток, равный го величине входному току уменьшаемого, поданного во входную шину

4, отводится четвертым коллектором входного транзистора 1 от базы транзистора 16, включенного по схеме токового отражения. Следовательно, такой же по величине ток будет задаваться в выходную шику 17 разности, откуда через коллекторы входных транзисторов 2 и 3 отводится ток, равный сумме операндов, поступающих на шины

5 и 6 (вычитаемое и заем).В результате в выходной шине 17 формируется ток, равный разности входных операндов W=A-(В+С). Ток, равный по величине входному току, поступившему во входную шину 4, отводится входным транзистором 1 от базы транзистора

12, включенного по схеме токового отражения. Следовательно, такой же ток будет задаваться его коллектором в базу транзистора 13, включенного по схеме токового детектора. От его базы также отводится через коллекторы транзисторов 2 и 3 ток, равный сумме

1471305 вычитаемого и заема, а инжектором задается ток, равный 0,5 I При этом, если А-(В+С) О, транзистор 13 открывается и своими коллекторами шунтирует выходную шину заема (V = О) и базу транзистора 15, последний закрывается.

Если А-(В+С) (О, транзистор 13 закрывается, в выходную шину 14 инжектор задает ток, равный Х,(V=1), а открывшийся транзистор 15 отводит от базы транзистора 16 дополнительно ток, равный 4 Х . Этим достигается добавление к току уменьшаемого дополнительного тока, равного 4 ? .Таким образом, реализуется функция вычитания W=(A+4)-(В+С).

Формула изобретения

Инжекционный сумматор-вычитатель, содержащий три входных п-р-и-транзистора и первый р-п-р-транзистор, включенные по схеме токового отражения, первый п-р-п-транзистор, включенный по схеме токового детектора, второй п-р-п-транзистор, включенный по схеме токового отражения, первые коллекторы входных и-р-и-транзисторов соединены с базой первого р-и-р-транзистора, а вторые коллекторы — с базой первого п-р-п-транзистора, первый коллектор которого соединен с выходной шиной переноса, а второй .- с базой второго п-р-п-транзистора, коллектор которого соединен с коллектором первого р-и-р-транзистора и с выходной шиной суммы, в базу первого и второго п-р-п-транзисторов, а также в выходную шину переноса инжектором задаются токи, равные трем с половиной, четырем и одному уровню тока со.ответственно, эмиттер первого р-п-ртранзистора соединен с шиной питания, отличающийся тем, что, с целью расширения функциональных возможностей, в него введены второй

1ð р-п-р-транзистор, включенный по схеме токового отражения, база которо"

ro соединена с третьим коллектором первого входного и-р"п-транзистора, третий п-р-п-транзистор, включенный

15 по схеме порогового детектора, база которого соединена с коллектором второго р-и-р-транзистора и с третьими коллекторами второго и третьего входных п-р-п-транзисторов, а первый кол20 лектор — с выходной шиной заема, четвертый п-р-п-транзистор, включенный по схеме токового отражения, база которого соединена с вторым коллектором третьего п-р-п-транзистора, третий р-п-р-транзистор, включенный по схеме токового отражения, база которого соединена с коллектором четверторого и-р-и-транзистора и с четвертым коллектором первого входного

З n-p-п-транзистора, а коллектор — с четвертыми коллекторами второго и третьего входных п-р-и-транзисторов и с выходной шиной разности, в базу третьего, четвертого и-р-и-тран35 зисторов и в выходную шину заема инжектором задаются токи, равные половине, четырем и одному уровню тока соответственно, эмиттеры второго и третьего р-и-р-транзисторов соедине40 ны с шиной питания.

1471305

17

Составитель А.Янов

Техред Л.Олийнык Корректор В.Романенко

Редактор Н.Яцола

Заказ .1618/56 Тираж 880 Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-издательский комбинат "Патент", r. Ужгород, ул. Гагарина,101