Устройство для отображения информации

 

Изобретение относится к автоматике и вычислительной технике и может быть использовано в устройствах вывода микроЭВМ для отображения алфавитно-цифровой и графической информации на экране электронно-лучевой трубки (ЭЛТ). Цель изобретения - повышение быстродействия устройства. Устройство содержит блок 1 оперативной памяти, блок 2 управления памятью, блок 3 управления, блок 4 сопряжения, синхрогенератор 5, буферный регистр 6, мультиплексор 7, счетчик 8, сдвиговый регистр 9, блок 10 буферной памяти, блок 11 управления буферной памятью с соответствующими связями. Введение блоков 10 и 11 позволяет распараллелить запись и считывание изображения и повысить быстродействие устройства при отображении динамической информации . 1 з.п.ф-лы, 2 ил.

сооз саВетсних сощиАлистическиx

РЕСПУБЛИК

„SU„„1649530 А 1 (g))g G 06 F 3/153

ГОСУДАРСТВЕННЫЙ КОМИТЕТ

Г1о изоБ етениям и oTHpblTHRM пРи Гннт сссР

К А ВТОРСКОМУ СВИДЕТЕЛЬСТВУ

2 на экране электронно-лучевой трубки (ЭЛТ) . 1(ель изобретения — повышение быстродействия устройства. Устройство содержит блок I оперативной памяти, блок 2 управления памятью, блок 3 управления, блок 4 сопряжения, синхрогенератор 5, буферный регистр 6, мультиплексор 7, счетчик 3, сдвиговый регистр 9, блок 10 буферной памяти, блок 11 управления буферной памятью с соответствующими связями. Введение блоков 10 и 11 позволяет распараллелить запись и считывание изображения и повысить быстродействие устройства при отображении динамической информации. 1 з.п.ф-лы, 2 ил. (21 ) 4668222/24 (22) 26.12.88 (46) 15.05.91. Вюл. Р 18 (72) В,И. Курза, В.П.Опока, С.В.Самокиш и Н,А.1. !êîëüHHK (53) 68 1.327.11(088.8) (56) Микропроцессорные средства и системы, 1986, У 1, с. 61-72, ! (54) . УСТРОЙСТВО ДЛЯ ОТОВРА1 (ЕНИЯ

ИНФОРМАЦИИ (57) Изобретение относится к автоматике и вычислительной технике и может быть использовано в устройствах вывода микроЭВМ для отображения алфавитно-цифровой и графической информации

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

1649530

Изобретение относится к автоматике и вычислительной технике и может быть. использовано в устройствах вывода микроЭВИ для отображения алфавитно-цифровой и графической йнформа. ции на экране электронно-лучевой трубки (ЭЛТ).

Цель изобретения - повышение быстродействия.устройства. 10

На фиг. 1 приведена блок-схема устройства для отображения информации; на фиг. 2 - структурные схемы блока управления буферной памятью и блока буферной памяти. 15 . Устройство для отображения информации содержит блок 1 оперативной памяти, блок 2 управления памятью, блок .3 управления, блок 4 сопряжения, .синхрогенератор 5, буферный регистр 6,2р мультиплексор 7, счетчик 8, сдвиговый регистр 9, блок 10 буферной памяти и блок 11 управления буферной памятью.

П6зициями 12-17 обозначены входы и выходы устройства.

Блок 10 буферной памяти состоит из первого 18, второго 19, третьего

20 и четвертого 21 регистров.

Блок 11 управления буферной памятью30 содержит первый элемент И 22, первый

23, второй 24 и третий 25 элементы

g-HE, первый 26, второй 27, третий 28 и четвертый 29. триггеры, второй 30, третий 31, четвертый 32 и пятый 33 элементы И, Устройство работает следующим об. разом.

При включении устройства на третьем выходе синхрогенератора 5 формируется сигнал, устанавливающий на вы- ходах счетчика 8 адрес первого считываемого из блока 1 на экран ЭЛТ байта информации, а на выходах блока 11 состояние незаполненного информацией 45 блока 10. Сигнал "Запрос" на первом . выходе блока 11, возникающий в резуль-. тате незаполненного состояния младшей ячейки (регистра 18) блока 10 принимается для обслуживания блоком 2.

На втором выходе блока 3 и третьем

50 выходе блока 2 формируются сигналы

"Разрешение", которые переключают

-мультиплексор 7 на передачу содержимого счетчика 8 на группу адресных входов блока 1. Байт информации нз блока 1 пересылается в младшую ячейку блока 10, а содержимое счетчика 8 сигналом с первого выхода блока 2 увеличивается на единицу. Сигналами на группе выходов блока 11 принятый в младшую ячейку блока 10 байт пересылается в старшую незаполненную ячейку блока 10 (в данном случае в регистр 21). На первом выходе блока 11 последовательно формируются сигналы

II 11

Запрос, по которым аналогично происходит дальнейшее заполнение информацией блока 10.

По сигналам на втором и четвертом выходах синхрогенератора 5 производится перезапись содержимого старшего байта блока 10 в сдвиговый регистр 9.

На группе выходов блока 11 формируются управляющие сигналы, обеспечивающие побайтный сдвиг содержимого- блока 10 от младшей ячейки к старшей с одновременным освобождением младшей ячейки Синхроимпульсами, поступающими. н . ход сдвигового регистра 9 с первого ыхода синхрогенератора S, производится побитный вывод записанного . в регистр 9 байта информации на выход

12.устройства для регенерации иэображения. Иа первом выходе блока 11 формируется сигнал "Запрос", по которому в случае отсутствия запроса от процессора производится заполнение ин" формацией освободившейся ячейки блока 10. Если же на группе входов блока 3 присутствует. запрос на обращение к блоку 1 со стороны процессора, m сигналами с выходов блоков 2 и3 мультиплексор 7 переключается на передачу информации с группы адресных входов

14 устройства на группу адресных входов блока 1, а через группу входов 13 или группу выходов 17 производится за-.

IIHcb нли считивание нн4ормаIIHH èç блока 1.В это время сигнал "Запрос" от блока 11 не обслуживаетск,а сдвиговый Ре гистр 9 заполняется информацией из ячеек блока 10. После снятия запроса на обращение к блоку 1 со стороны процессора обслуживаются запросы со ст.ороны блока 11 и производится дозаполнение блока 10 информацией по описанной схеме.

Если блок 10 пуст, а запрос со стороны процессора присутствует, то на втором выходе блока 11 формируется сигнал, который через блок 3 и блок

4 на один тактработы устройстваблоки-; рует сигнал "Готовность" на управляющем выходе 16 устройства. Б это время происходит заполнение младшей ячейки блока 10 и блокировка сигнала "Го5 1649S3 товность" снимается. Поскольку про- цессор обращается к блоку 1 не чаще одного раза в 7-S машинных тактов работы (в среднем), блок 10 всегда имеет несколько резервных байтов информации для выдачи на экран ЭЛТ по выходу 12 устройства.

В случае одновременного формирования на входах блока 3 сигналов запросов от блока 11 и от процессора (через группу входов 17 устройства и блок 4), высшим приоритетом обладает запрос от процессора (при непустом блоке 10), Таким образом, устройство обеспечивает доступ к 03У со стороны процессора (через группы входов и выходов устройства) в режиме прямого хода луча развертки изображения на экране

ЭЛТ, т.е. происходит распараллеливание процессов выдачи информации на экран ЭЛТ и работы процессора с ОЗУ, что позволяет на 20-407 повысить быстродействие устройства для отображения динамической информации.

Формула изобретения

1. Устройство дпя отображения информации., содержащее блок оперативной памяти, блок управления памятью, блок управления, блок сопряжения, буферный регистр, мультиплексор, счетчик, сдвиговый регистр и синхрогенератор, первый и второй выходы которого подключены соответственно к тактовому входу и входу записи сдвигового регистра, вькод которого является видеовыходом устройства, третий выход синхрогеиератора соединен с входом сброса счетчика, группе выходов 4О которого соединена с информационными входами первой группы мупьтиппексора, а счетный вход счетчика - с первым выходом блока.управления памятью, управляющие входы группы которого подключены к выходам группы блока управления, а выходы группы — к управляющим входам блока оперативной памяти, информационные входы которого являются информационным входом yet ройства, второй и третий выходы блока управления памятью соединены соответственно с входом записи буфернсго регистра и первым управляющим входом ьтиплексора, информационные входы второй группы которого соединены с инормациониыми входами группы 6пока сопряжения и являются адресным входом

0 устройства, выходы мультиплексора

1 соединены с адресными входами блока оперативной памяти, выходы которого подкпючены к информационньм входам буферного регистра, выходы которого являются информационным выходом устройства, управляющими входом и выходом которого являются соответственно управляющие входы группы и выход блока сопряжения, выходы группы и вход сигнала запрета которого соединены соответственно с информационными входами группы и первым выходом блока управления, второй выход которого подключен к второму управляющему входу мультинлексора, о т л и ч а ю щ е е с я тем, что, с целью повышения быстро- . действия устройства, оно содержит блок буферной памяти и блок управления буферной памятью, входы сброса управления считыванием и стробирования которого соединены соответственно с .третьим, четвертым и пятым выходами синхрогенератора, а первый и второй выходы — соответственно с входами запроса и сигнала запрета блока управления, второй выход которого подключен к входу управления записью блока управления буферной памятью, выходы группы которого соединены с входами записи блока буферной памяти, информационные входы которого соединены с выходами блока оперативной памяти, а выходь| — с информационными входами сдвигового регистра.

2, Устройство по п. 1, о т л.ич а ю щ е е с я тем, что. бл.ок управления буферной памятью содержит первый, второй, третий, четвертый и пятый элементы И, пер ай, второй, третий и четвертый триггеры, первый, второй и третий элементы К-НЕ, первые входы второго, третьего, четвертого и пятого элементов И являются входом сброса блока, входом управления считыванием которого является второй вход пятого элемента И, выход которого соединен с входом сброса четвертого триггера, выход которо го соединен с первыми .входами первого элемента И и третьего элемента

H-ПЕ, второй вход которого подключен к прямому выходу третьего триггера, а выход — к установочному входу чеч вертого триггера и второму входу чет™ вертого элемента И, выход которого соединен с входам сброса третьего триггера, нуяьюй выход которого соеди»

1649530

Составитель В. 11!увалов

Техред Л, Олийнык

Редактор Л. Пчоли нс кая

Корректор Н. Ревская

Заказ 1522 Тираж 416 Подписное

ВНИИПИ Государственного комитета по иэобретениям и открытиям прн ГКНТ СССР

113035, Москва, Ж-35, Раушская наб., д. 4/5

П оизводственно-издательский комбинат Патент, г.ужгород, ул. Гагарина,1

11 tt

101

P нен с вторым входом третьего элемента И-НЕ, а инверсный выход — с вторым входом первого элемента И и первым входом второго элемента H-HF. выход которого подключен к установочному входу третьего триггера и второму входу третьего элемента И, выход которого соединен с входом сброса второго триггера, прямой выход которого 10 подключен к второму входу второго элемента И-НЕ, а инверсный выход— к третьему входу первого элемента И и первому входу первого элемента И-НГ, выход которого соединен с установочным входом второго триггера и вторым

I входом второго элемента И, выход которого подключен к входу сброса первого триггера, прямой выход которого соединен с вторым входом первого элемента

И-НЕ, а инверсный выход — с четвертым входом первого элемента И и является первым выходом блока, вторым выходом которого является выход первого элемента И, пятый вход которого является входом стробирования блока, входом управления записью которого является установочный вход первого триггера, который и выходы первого, второго и третьего элементов И-HF, являются выходами группы блока.