Устройство для контроля последовательностей импульсов

 

Изобретение относится к автоматике и вычислительной технике и предназначено для контроля сложных блоков синхронизации, контроллеров, датчиков информации. Отличительной особенностью устройства является то, что оно позволяет проверять последовательности с одновременным присутствием импульсов по разным каналам. Целью изобретения является повышение досто

СО)ОЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК

1 (l9) (!1) (11 С 06 Р 11/16

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ

Г10 ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ

ПРИ ГКНТ СССР (21) 4694139/24 (22) 23.05.89 (46) 15.05.91. Бюл. Ф 18 (72) Н.Ф.Сидоренко, Г.H.Òèìîïüêèí, В.С.Харченко, С.Н.Ткаченко и P H.йогутин (53) 681.3 (088.8) (5б) Авторское свидетельство СССР

11» 1252930, кл. Н 03 К 5/13, 1985.

Авторское свидетельство СССР по заявке У 4294348/24, кл. Н 03 К 5/13, С 06 F 11/16, 1988.

2 (54) УСТРОЙСТВО ДЛЯ КОНТРОЛЯ ПОСЛЕДОВАТЕЛЬНОСТЕЙ 1ИПУЛЬСОВ (57) изобретение относится к автоматике и вычислительной технике и предназначено для контроля сложных блоков синхронизации, контроллеров, датчиков информации. Отличительной особенностью устройства является то, что оно позволяет проверять последовательносTH с одновременным присутствием HM пульсов по разным каналам. Целью изобретения является повышение досто1649548 верности контроля за счет контроля последовательностей импульсов с одинаковым периоцом по разным входам, Поставленная цель достигается за счет

Изобретение относится к автоматике и цифровой технике и предназначено для проверки сложных блоков синхронизации, контроллеров, датчиков информации, используемых в автоматизированных системах управления, обработки информации, связи, Цель изобретения — попышение достоверности контроля путем обеспечения контроля последовательностей импульсов с одинаковым периодом по разным входам, На фиг.1 приведена функциональная схема устройства, на фиг.2 — временные диаграммы его работы.

Устройство содержит блок 1 памяти, счетчик 2, с первого по четвертый коммутаторы 3-6, первый 7 и второй

8 дешифраторы, элемент ИЛИ 9, одновибратор 10, входы 11 контролируемых последовательностей, вход 12 запуска, группу 13 входов номера последовательности,выход 14 ошибки устройства, a такжепервую 15,вторую 16 и третью

17 группы выходов блока 1 памяти.

Устройство работает следующим об разом.

Перед началом работы элементы памяти устройства устанавливаются в

"0". Цепи начальной установки на фиг.1 условно не показаны, Импульс, поступивший на вход 12 устройства, проходит на вход одновибратора 10. Последний формирует на своем выходе импульс, который открывает первую группу информационных входов коммутатора 6, и на информационные входы счетчика 2 коммутируется поступивший на вход 13 устройства код номера последовательности. Одновременно импульс, поступивший на вход 12 устройства, через элемент ИЛИ 9 поступает на вход разрешения записи счетчика 2, и по его заднему фронту в счетчик 2 записывается код номера последовательности - адрес первой ячейки . программы, соответствующей контролируемой последовательности, 10 !

50 5 введения дешифратора 8, коммутатора

5, элемента ИЛИ 9, одновибратора 10, коммутатора 6. 2 ил, Адрес из счетчика 2 поступает на входы блока 1 памяти, и из него с выходов 15 и 16 считываются коды номеров входов (например, 11, j и 11. i соответственно), которые поступают на входы дешифраторов 7 и 8, а с выхода группы 17 — адрес очередной ячейки блока 1. По поступившим на вход кодам дешифраторы 7 и 8 формируют едйничный сигнал соответственно на 3-м и i-м входах и нулевые на остальных, В результате j -й выходной сигнал дешифратора 7 открывает j-й информационный вход коммутатора 3 и закрывает j-й информационный вход коммутатора 4. Аналогично i-й сигнал дешифратора 8 открывает i-й информационный вход коммутатора 5 и закрывает i-й информационный вход коммутатора 4.

При поступлении импульса на вход

11,j устройства (т.е, при правильной реализации контролируемой последовательности) ан через коммутатор 3 и элемент ИЛИ 9 проходит на вход разрешения записи счетчика 2. По этому импульсу в счетчик 2 записывается скоммутированный на его информационные входы (так как управляющий сигнал на коммутатор 6 нулевой) адрес А, считанный с выхода группы 17 блока 1 памяти. Адрес со счетчика, 2 поступает на вход блока 1 памяти, и он формирует на своих выходах 15 и 16 коды номеров входов (например, 11.i и 11.j соответственно), а на выходе 17 — адрес Ag,.

При поступлении импульса на вход

11, i устройства (в соответствии с контролируемой последовательностью) он проходит через коммутатор 5 на счетный вход счетчика 2, Последний формирует новый адрес А + 1, в соответствии с которым из блока 1 считается новая информация: с выходов 15 и 16 - коды номеров входов (пусть

11.j и 11.i соответственно), а с выхода 17 — адрес Ау (фиг.2а), Таким образом, если импульс поступает по входу, код номера которого гчитывался с выхода 16 блока памяти, то в качестве очередног< адреса используется адрес, считанный с выхода 17 блока 1 памяти, а если импульс поступает ио входу, код которого считывался с выхода 1б блока 1 памяти, то очередной адрес формируется путем увеличения предыдуще—

ro на единицу. Это позволяет обеспечить достоверность контроля при ветвлении контролируемой последовательности, Если контролируемая последовательность искажена и очередной импульс поступил на другой вход (например, 11.К), то этот импульс не проходит на выходы коммутаторов 3 и 5. Однако он проходит через коммутатор 4 и формирует на выходе 14 устройства сигнал ошибки (фиг.26).

Аналогично если одновременно с импульсом, соответствующим входной последовательности (например, 11.i), поступает импульс, не соответствующий входной последовательности (например, на вход 11.К), то этот им- пульс все равно проходит на выход коммутатора 4 и формирует на выходе

14 сигнал ошибки, По окончании контролируемой последовательности из блока 1 памяти считывается ячейка, содержащая нулевые коды. В результате на всех задействованных выходах дешифраторов

7 и 8 будут нулевые сигналы и комму— татор 4 будет открыт по всем входам.

Поэтому любой импульс, поступивший на входы 11.1 — 11,п устройства„ сформирует сигнал ошибки на выходе

14 устройства.

Формул а изобретения

Устройство для контроля последовательностей импульсов, содержащее блок памяти, счетчик, первый и второй коммутаторы и первый дешифратор, причем информационные входы первого и второго коммутаторов соединены соответственно между собой и являются входами контролируемых последовательностей устройства, первая группа выхолив номера контролируемой послеповательности блока памяти соединена с группой информационных входов пер5 вого дешифратора, группа выходов которого соединена с группой управляющих входов первого коммутатора и первой группой инверсных управляющих входов второго коммутатора, выход которого является выходом ошибки устройства, о т л и ч а ю щ е е с я тем, что, с целью повышения достоверности контроля путем контроля последовательностей импульсов с одинаковым

1 периодом по разным входам, в него введены третий и четвертый коммутаторы, второй дешифратор, элемент ИЛИ и одновибратор, причем информационные входы третьего коммутатора соединены соответственно с информационными входами первого коммутатора, выход третьего коммутатора соединен со счетным входом счетчика, вторая группа выходов номера контролируемой последовательности блока памяти соединена с группой информационных входов второго дешифратора, группа выходов которого соединена с группой управляющих входов третьего коммутатора и

30 второй группой инверсных управляющих входов второго коммутатора, выход первого коммутатора соединен с первым входом элемента ИЛИ, выход которого соединен с входом разрешения записи счетчика, разрядные выходы которого соединены соответственно с адресными входами блока памяти, вход запуска устройства соединен с вторым входом элемента ИЛИ и входом одновибратора, выход которого соединен с прямым и инверсным управляющими входами четвертого коммутатора, первая группа информационных входов которого является входами номера контролируемой последовательности устройства, третья группа выходов номера контролируемой последовательности блока памяти соединена с второй группой информационных входов четвертого коммутатора, группа выходов которого соединена с группой информационных входов счетчика, 1649548

11 ф юг. 2

Составитель E.Òîðoïîâ

Редактор А.Огар Техред M.Моргентал

Заказ 1523 Тираж 422 Подписное

ЪНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-издательский комбинат "Патент", г. Ужгород, ул. Гагарина, 101