Преобразователь биполярного кода в однополярный

 

Изобретение относится к автоматике и вычислительной технике и может быть использовано в устройствах приема дискретной информации. Целью изобретения является упрощение преобразователя . Преобразователь содержит дифференциальный усилитель 1, компараторы 2,3, источники 4,5 положительного и отрицательного опорных напряжений , счетчики 6-8 импульсов, элемент ИСКЛЮЧАЮЩЕЕ ИЛИ 9, генератор 10 тактовых импульсов и триггер 11. 1 ил.

СОЮЗ СОВЕТСНИХ

ЕСНИХ

РЕСПУБЛИН

O% 01) (д) Н 03 М 5/12

ГОСУДАРСТВЕННЫЙ НОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И 01НРЫТИЯМ

Г1РИ ГКНТ СССР

1 (21) 4664205/24 (22) 20.03 ° 89 (46) 15.05.91. Бил. Ф 18 (72) М.Б.Волчков, В.T..Захаренко и В.К.Сергеев (53) 681. 325 (088.8) (56) Авторское свидетельство СССР

У 1552378, кл. H 03 М 5/12, 1988. (54) ПРЕОБРАЗОВАТЕЛЬ БИПОЛЯРНОГО

КОДА В ОДНОПОЛЯРНЬПЧ (57) Изобретение относится к автома2 тике и вычислительной технике и может быть использовано в устройствах приема дискретной информации. Целью изобретения является упрощение преобразователя. Преобразователь содержит дифференциальный усилитель 1, компараторы 2,3, источники 4,5 положительного и отрицательного опорных напряжений, счетчики 6-8 импульсов, элемент ИСКЛ10ЧАЮЩЕЕ ИЛИ 9, генератор 10 тактовых импульсов и триггер 11.

1 ил.

1649668

Изобретение относится к автоматике и вычислительной технике и может быть использовано в устройствах приема дискретной информации.

Целью изобретения является упрощение преобразователя.

На чертеже представлена функциональная схема преобразователя .

Преобразователь биполярного кода в 1п однополярный содержит дифференциальный усилитель 1, компараторы 2,3, источники 4,5 положительного и отрицательного опорных напряжений, счетчики б — 8 импульсов, элемент ИСКЛЮЧАЮ- 15 lgFE ИЛИ 9, генератор 1Î тактовых импульсов и триггер 11.

Преобразователь работает следующим образом.

В отсутствие входной информации, 2О когда ня входных шинах имеется нулевой потенциал, на выходе усилителя также присутствует нулевой потенциал.

При этом сигналы с источников 4,5 обеспечивают формирование на выходах 25 компяраторов 2,3 сигналов высокого логического уровня. Эти сигналы высокого уровня поступают на входы начальной установки R счетчиков 6,7, на выходе которых устанавливаются сигна- 3 лы низкого логического уровня, обеспе" чивяющие сохранение на выходе триггера 11 сигналя низкого логического .уровня.

Сигналы низкого логи .-еского уровня с выходов счетчиков 6,7 устанавливают также на выходе элемента 9 сигнал ни"-;— кого логического уровня.При этом счетчик 8 с низким потенциалом на входе разрешения начинает счигять посту" лающие на него с генератора 1О тактовые.импульсы. По истечении времени =п Т„, где n — количество тактовых импульсов, Тг — период следования тактовых импульсов, на выходе счетчи- 1 ка 8 устанавливается сигнал высокого логического уровня, поддерживающий это состояние через вход разрешения счета,.

При появлении сигнала информя п и . 5 единицы, чему соответствует положительный потенциал на входной шике А и отрицательный потенциал ня входной шине В, на выходе усилителя 1 в резуль-тате суммирования входных сигналов

5 формируется импульс положительной полярности, равный амплитуде входных сигналов. Этот импульс., превышающий сигнал положительного напряжения с источника 4, устанавливает ня выходе компаратора 2 сигнал низкого логи еского уровня и поддерживает ня выходе компарятора 3 сигнал Высокого логического уровня. В это же время счетчик 6 с низким потен дялом на входе резрешения, начинает считать поступаю щие на него с генератора 1П тяктонь:е импульсы. Па истечении времени

=п Т. ня выходе счетчика 6 устанавливается сигнал высокого логического уровня„ поддерживающий это состояние через Вход разрешения счета. Ка ичество тактовых импульсов и считяемых

7счетчиком,б, выбира.ется из соображений обеспечения прохождения времени момента появления информационной единицы, близкого, но ке превышающего нормированную величину минимальной длительности действия импуг.:ь-"à вход—

i ного кода Длитепьност -. ь, тяктовьо: импульсов выбирается из "о =:-.,ношения

Р

<< ., где - — длительность дзйстк вия импульса гхоцного кода.

По сигналу высокого логического уровня с выходя счетчика .- триггер меняет слое состояние и на информационном выходе прео=рязовятеля формируется сигнал высокого логического уровня, соответству1шьий сигналу информя: I2 едииицы

В это же время на выходе элемента 9 устанавливается сигнал высокого логического уровня обн- лым:яй счетчик 8.

Состояния выходов коьп:яряуор.=; 3 и счетчика 7 в процессе воздейстьия импульса информации един ;:;-:,. не.меняются, !

Io окончании реА!.Ti;iã.. I@. Входау A и В импульсов информация .дикицы и на чал!I пяуэь7 дб следующего-:..бита входной информации ня выходе указ -щтеля присутствует,":,:левой 3."..cTp-ншт ял у я пя Бы ходе комкояра." ора 2 фарм -руется сигнал высокого логического уровня, обнуляющий счетчик 6.

Состояжля выходов компарятора 3, триггера 11 и счетчика 7 не мепяются, При этом на ab!xoI!e элемента 9 устанавливается сигнал н1 †..экого логического ур звня и счет ик 8 начиня-:.т с "хита" и яктозь е импульсы °

ПО истечении времеж с =-и., Т .. Ня выходе счетчика 8 и управляющем выходе преобрязовятел;: ;Вь=. од синхроимлульсов) устанавливается сигнал высокого логического уровня,, который поддерживается в счетчике 8 через вход разрешения счета. Ко1 .н"ec."- o тякг-...:. х

16496.импульсов и< выбирается из соображе À обеспечения прохождения с момента окончания импульса входного кода време .и t близкого, но не превышающего

5 нормированную величину минимальной длительности паузы в каждом бите входной информации.

При появлении сигнала информации нуля (фиг. 2), чему соответствует положительный потенциал на входе В и отрицательный потенци ч на входе А, на выходе усилителя 1 формируется импульс отрицательной полярности, превышающий по абсолютной величине отрицательное напряжение с источника 5, устанавливающий на выходе компаратора 3 сигнал низкого логического уровня и поддерживающий на выходе компаратора 2 сигнал высокого логическо- 20 го уровня. В этот момент с-.етчик 7 с низким потенциалом на входе разрешения начинает считать тактовые импульсы в течеНие времени t после чего на выходе счетчика 7 устанавливается сигнал высокого логического уровня, изменяющий состояние триггера 11 и соответствующего выхода, формируя сигнал низкого логического уровня, соответствующий сигналу информации нуля. 30

В это же время на выходе элемента 9 устанавливается сигнал высокого логического уровня, обнуляющий счетчик 8. В момент начала паузы входной информации нуля на выходе элемента 9 устанавливается сигнал низкого логического уровня, включающий счетчик 8, после чего по истечении времени и на его выходе устанавливается сигнал высского логического уровня. 40

Появление на выходе преобразователя несинфазной импульсной помехи любой Длительности в интервале времен

O

Появление несинфазной импульсной помехи во время паузы между импульсами соседних битов кода информации выявляется схемой контроля длительности паузы (счетчик 8) . При этом сокращенная по сравнению с нормированной (t ) пауза обеспечивает также отсутствие сиихроимнульса на управляющем выходе.

Высокую степень подавления синфазных помех, а также отсутствие информации на соответствующих выходах при обрыве одной иэ шин передачи ин-, формации датчика, обеспечивает применение дифференциального усилителя

Формула изобретения

Преобразователь биполярного кода в однополярный, содержащий дифференциальный усилитель, входы которого являются входами преобразователя, выход дифференциального усилителя соединен с первыми входами первого и второго компараторов,выходы которыхсоединены с R-входами одноименных счетчиков импульсов, выходы которых соединены с С-входами соответственно первого и второго счетчиков и соответственно с S- u R-входами триггера, выход которого является информационным выходом преобразователя, источники положительного и отрицательного опорных напряжений, выходы которых соединены с вторыми входами соответственно первого и второго компараторов, генератор тактовых импульсов, выхо?1 которого соединен с V-входами первого, второго и третьего счетчиков импульсов, выход третьего счетчика импульсов соединен с его С-входом, элемент ИСКЛ10ЧА10ЩЕЕ ИЛИ, выход которого соединен с R-входом третьего счетчика, о т— л и ч а ю шийся тем, что, с целью упрощения преобразователя, первый и второй входы элемента ИСЮПЗЧАЮЩЕЕ ИЛИ подключены к выходам одноименных счетчиков импульсов, выход третьего счетчика импульсов является управляющим выходом преобразователя.