Калибратор фазы

 

Изобретение относится к фазоизмерительной технике и может быть использовано для воспроизведения фазовых сдвигов с малым дискретом в широком диапазоне частот . Цель изобретения - уменьшение дискрета задаваемого фазового сдвига. Калибратор содержит опорный генератор 1, опорный канал 2, состоящий из блока 4 управления , делителя 6 частоты и формирователя 8 гармонического сигнала, канал 3 переменной фазы, состоящий из блока 5 управления, делителя 7 частоты и формирователя 9 гармонического сигнала, и переключатель 12 режима работ. Введение в калибратор триггера 10, вычислительного блока 11, таймера 13, регистра 14 дробной части, сумматора 15, регистра 16 суммы и элемента 17 инверсии, а также выполнение блоков 4 и 5 в виде триггеров, элемента совпадения с инверсией и элемента совпадения позволяет за счет смещения по фазе части периодов сигнала получить дискрет среднего значения фазового сдвига в течение заданного интервала времени Т меньше дискрета, соответствующего временному интервалу периода сигнала опорной частоты , либо некратного ему, что обеспечивает повышение точности установки требуемого значения фазовых сдвигов в более широком диапазоне частот. 1 з.п.ф-лы, 4 ил. в

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК

1652938 А1 (я) s 6 01 R 25/04

ГОСУДАРСТВЕННЫЙ КОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ

ПРИ ГКНТ СССР

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (21) 4484392/21 (22) 19.09.88 (46) 30.05.91. Бюл. М 20 ,(71) Научно-производственное объединение

"Сибцветметавтоматика" и Красноярский политехнический институт (72) В.И.Кокорин, В.А.Кучка, С.В,Чепурных и М.К.Чмых (53) 621.317.2 (088.8) (56) Кузнецкий С.С. и др. Научное приборостроение для физических исследований.

Ч.!. Красноярск, 1975, с. 211— - 213. (54) КАЛИБРАТОР ФАЗЫ (57) Изобретение относится к фазоизмерительной технике и может быть использовано для воспроизведения фазовых сдвигов с малым дискретом в широком диапазоне ча-. стот. Цель изобретения — уменьшение дискрета задаваемого фазового сдвига.

Калибратор содержит опорный генератор 1, опорный канал 2, состоящий из блока 4 управления, делителя 6 частоты и формирователя 8 гармонического сигнала, канал 3 переменной фазы, состоящий из блока 5 управления, делителя 7 частоты и формирователя 9 гармонического сигнала, и переключатель 12 режима работ. Введение в калибратор триггера 10, вычислительного блока 11, таймера 13, регистра 14 дробной части, сумматора 15, регистра 16 суммы и элемента 17 инверсии, а также выполнение блоков 4 и 5 в виде триггеров, элемента совпадения с инверсией и элемента совпадения позволяет за счет смещения по фазе части периодов сигнала получить дискрет среднего значения фазового сдвига в течение заданного интервала времени Т меньше дискрета, соответствующего временному З интервалу периода сигнала опорной частоты, либо некратного ему, что обеспечивает повышение точности установки требуемого . значения фазовых сдвигов в более широком . диапазоне частот. 1 з.п,ф-лы, 4 ил.

1652938

Изобретение относится к фазоиэмеритсльной технике и может быть использовано для воспроизведения фазовых сдвигов с малым дискретом в широком диапазоне частот.

Цель изобретения — уменьшение дискрета задаваемого фазового сдвига.

На фиг. 1 приведена структурная схема калибратора фазы; на фиг. 2 — эпюры, поясняющие принцип работы калибратора фазы; на фиг. 3 — схема блоков управления; на фиг. 4 — блок-схема алгоритма работы вычислительного блока.

Калибратор фазы (фиг.1) содержит опорный генератор 1, подключенный к двум идентичным каналам — опорному каналу 2 и каналу 3 переменной фазы, в составе каналов 2 и 3 имеются блоки 4 и 5 управления, делители 6 и7 частоты и формирователи 8 и

9 гармонического сигнала, причем в канале

2 соединены последовательно блок 4, делитель 6 и формирователь 8, а в канале 3— . блок 5, делитель 7 и формирователь 9, а также триггер 10 пуска, вход синхронизации которого подключен к выходу опорного генератора 1, D-вход — к потенциалу логической единицы, а. выход триггера 10 подключен к входу разрешения блока канала 2; вычислительный блок 11, выход управления которого подкл!очен к В-входу триггера 10, первый информационный выход вычислительного блока 1 t подключен к управляющим входам делителей 6,7, вход управления — к выходу переключателя 12 режима работ; таймер 13, к входу управления которого. подключен выход вычислительного блока 11, а к информационному входу — второй информационный выход вычислительного блока 11, к счетному входу таймера 13 подключен выход блока 4, а выход таймера.13 подключен к входу разрешения блока 5; регистр 14 дробной части, вход которого подключен к третьему информационному выходу вычислительного блока 11; сумматор 15, к первому входу которого подключен выход регистра 14, а выход признака переноса подключен к входу управления блока 5: регистр 16 суммы, информационный вход которого подключен к информационному выходу сумматора 15, информационный выход — к второму информационному входу сумматора 15, к входу сброса регистра 16 подкл.очен выход управления вычислительного блока 11, а к входу управления записью — выход де, лителей 7, и элемент 17 инверсии, вход которого подключен к выходу признака переноса сумматора 15, а выход — к входу управления блока 4, 15

Блоки 4, 5 (фиг.3) содержат два D-триггера 18, 19. элемент 20 совпадения с инверсией и элемент 21 совпадения, выход которого является выходом блока 4 (5), первый вход элемента 21 соединен с синхровходами D-триггеров 18, 19 и является входом блока 4 (5), второй вход элемента 21 является входом разрешения блока 4 (5), третий вход соединен с выходом элемента

20, один выход которого соединен с инверсным выходом -триггера 19, а другой — с

D-входом D-триггера 19 и выходом D-триггера 18, D-вход которого является входом управления блока 4(5)..

Калибратор фазы работает следующим образом.

Генератор 1 вырабатывает сигнал прямоугольной формы, поступающий на блоки

4 и 5, которые осуществляют исключение необходимого количества импульсов, после чего в делителях 6 и 7 производится деление частоты сигналов генератора 1, Далее сигналы прямоугольной формы поступают на формирователи 8 и 9, где производится выделение первой гармоники и формирование выходного синусоидального сигнала.

В ы числ ител ьн ый блок 11 осуществляет управление блоками калибратора фазы и выполняет вычислительные операции с целью задания требуемого фазового сдвига в соответствии с алгоритмом, приведенным на фиг. 4, Задаваемый устройство фазовый сдвиг р можно представить в виде формулы

rp = р + р!!. Фазовый сдвиг р соответст-!! вует задержке по времени целого числа периодов сигнала генератора 1 (t<), определяется выражением рв = 360 N где Тс — пео <о

Тс риод выходного сигнала калибратора фазы, N — код таймера 13 и может принимать .значение N = О, 1, 2 ... до (Т,/to — 1); фазовый сдвиг р представляет собой среднее значение фазового сдвига эа несколько периодов выходного сигнала калибратора фазы и определяется выражением

Тс где n — количество периодов выходного сигнала калибратора фазы Т, в течение которых задается среднее значение фазового сдвига (!! Тс =- Т ) n<- — количество периодов выходного сигнала калибратора фазы, в течение которых задается фазовый сдвиг р.

Перед началом работы калибратора фазы переключателем 12 в вычислительный блок 11 вводятся коды значений pТО, Т.

Вычислительный блок 11 в соответствии с

1652938 блок-схемой фиг. 4 устанавливает требуемые коэффициенты деления (К) в блоках 6 и

7 деления, программирует таймер 13 на требуемый код N, записывает в регистр 14 код, соответствующий величине р, устанавлиl вает в исходное состояние триггер 10, таймер 13, регистр 16. Триггер 10 обеспечивает синхронизацию начала формирования выходного сигнала калибратора фазы с тактовой последовательностью генератора 1, Перевод таймера 13 в начальное состояние осуществляется сигналом управления вычислительного блока 11 (фиг. 2а). На.фиг. 2в приведены выходные сигналы генератора 1. Сигналом управления триггер 10 опрокидывается в нулевое состояние (фиг.2в). затем фронтом сигнала генератора 1 триггер 10 переключается в единичное состояние, разрешая прохождение сигналов генератора 1 через блок 4 канала 2, Таким образом осуществляется синхронизация начала работы с тактовой последовательностью, так как сигнал управления также устанавливается аймер 13 в исходное состояние.

Фазовый сдвиг p q задается в калиб)I раторе фазы за счет того, что на вход разрешения блока 5 приходит сигнал с выхода таймера 13 только после того, как таймер 13 подсчитает количество периодов сигнала с выхода блока 4, равное N.

На временных диаграммах фиг. 2 изображен пример, когда N = 3 (фиг. 2,г,д), относительный сдвиг выходных сигналов блоков 6 и 7 для момента времени (фиг, 2е,ж) соответствует величина Зто (И=35, Для уменьшения дискрета задаваемого фазового сдвига в калибраторе фазы дополнительно используется режим задания фазового сдвига, При этом калибратор фазы работает следующим образом, Код, соответствующий р, записывает-! ся из вычислительного блока 11 в регистр 14 в начальный момент времени работы. Из блока 14 код р поступает

I на первый вход сумматора 15, на второй вход которого подается код из регистра

16 (в исходном состоянии регистр 16 обнулен). По сигналу с делителя 7 содержимое сумматора 15 записывается в регистр 16 (после первого суммирования код в регистре 16 равен p ).

В момент поступления следующего периода сигнала с делителя 7 в сумматоре 15 складывается предыдущий результат из регистра 16 () и содержимое регистра 14 (p ),а результат (2 p ) заносится в регистр

1о, Суммирование кодов производится до тех пор, пока на выходе сумматора 15 не г.оявится сигнал (логическая "1") признака переноса (фиг. 2з), который поступает на блок 5. В блоке 5 формируется при этом управляющий сигнал (фиг.2и), который запрещает в момент времени t2 (фиг.2д) прохождение одного периода сигнала генератора 1 (т,) на делитель 7.

В результате этого относительный сдвиг выходных сигналов делителей 6 и 7 для момента времени t2 (фиг. 2е,ж) соответствует величине 4to (И+1).Такое состояние выходных сигналов делителей 6 и 7 будет сохраняться до тех пор, пока на выходе сумматора 15 сохраняется признак переноса (фиг.2з), По приходу п1 периодов выходного сигнала с делителя 7 на регистр 16 признак переноса на выходе сумматора 15 исчезает (логический "0", фиг. 2е), при этом через элемент 17 сигнал окончания признака переноса поступает на блок 4, В блоке 4 формируется при этом управляющий сигнал (фиг.2к), котрый запрещает в момент времени tz (фиг,2г) прохождение одного периода сигнала генератора 1 (to) на делитель 6. В результате эгого относительный сдвиг выходных сигналов делителей 6 и 7 для момента времени (фиг.2з,ж) соответствует величине 3tp (N+1-1=N). Такое состояние выходных сигналов делителей 6 и 7 будет сохраняться до момента времени, пока на выходе калибратора фазы не сформируется и периодов выходного сигнала с момента начала работы устройства (сброс таймера 13 на фиг.2а), затем цикл работы повторяется.

Таким образом, задаваемый калибратором фазы фазовый сдвиг, равный величине р =Р +РИ=360 ь "1 +360 ь И

Т, п Тс можно регулировать с дискретностью

45 р =360 —, Учитывая,чтодля пракl o . lo Il1

Тс и тически реализуемых устройств п1„,„, = 1; n ) > 1 дискрет задания среднего значения фазового сдвига в течение за50 данного интервала времени Т в калибровке фазы может быть уменьшен на порядок и более по сравнению с известными устройствами.

Блоки 4,5 работают следующим образом.

На 0-вход D-триггера 18 приходит сигнал логической "1" признака переноса, и по фронту сигнала генератора 1 D-триггер 18 переключается в одиночное состояние. По приходу фронта следующего периода в единичное состояние переключается D-триггер

1652938

ЫЛЛЛПЛЛПЛПЛЛШ1Ш1ЛЛЛШПВЛППЛЛПБШЯ

ЮЛЯ БЮЛШ Ы1ЛЮМ @ IiliUfl

19, при этом на выходе элемента 20 формируется стробирующий импульс (фиг. 2и,к), запрещающий прохождение одного периода сигнала генератора 1 через элемент 21 к делителям 6,7.

Таким образом, калибратор фазы позволяет за счет смещения по фазе части периодов сигнала получить дискрет среднего значения фазового сдвига в течение заданного интервала времени Т меньше дискрета, соответствующего временному интервалу периода сигнала опорной частоты, либо некратного ему, что обеспечивает повышение точности установки требуемого значения фазовых сдвигов в более широком диапазоне частот.

Формула изобретения

1. Калибратор фазы, содержащий переключательь режима работ, и опорный генератор, подключенный K двум идентичным каналам, опорному и переменной фазы, каждый канал состоит из последовательно соединенных блока управления, делителя частоты и формирователя гармонического сигнала, выход которого является выходом канала, отличающийся тем, что, с целью уменьшения дискрета задаваемого фазового сдвига, в калибратор фазы дополнительно введены триггер, таймер, вычислигельный блок регистр дробной части, сумматор, регистр суммы и элемент инв pсии, ьыход которого подключен к входу управления блока управления опорного канала, а вход объединен с входом управления блока управления канала переменной фазы и подключен к выходу признака переноса сумматора, первый информационный выход вычислительного блока подключен к управляющим входам делителей частоты обоих каналов, второй информационный выход — к управляющим входам таймера, третий информационный выход — к входам регистра дробной части, выход управления — к R-входу триггера, к входу управления

5 таймера и входу сброса регистра суммы, 0-вход триггера подключен логической единицы, вход синхронизации — к выходу опорного генератора, а выход — к входу разрешения блока управления опорного

10 канала, выход регистра дробной части подключен к первому входу сумматора, к второму входу которого подключен выход регистра суммы, информационный вход которого подключен к выходу сумматора, а

15 вход управления — к выходу делителя частоты канала переменной фазы, выход блока управления опорного канала подключен к входу таймера, выход которого подключен к входу разрешения блока управления кана20 ла переменной фазы. а выход переключателя режима работы — к управляющему входу вычислительного блока.

2, Калибратор по п.1, отл ича ю щи йс я тем, что, с целью повышения надежно25 сти, блок управления каждого канала содержит два D-триггера, элемент совпадения с инверсией и элемент совпадения, выход которого является выходом блока управления, а первый вход объединен с входами синхро30 низации обоих D-триггеров и является входом блока управления, второй вход элемента совпадения является входом разрешения блока управления, а третий вход подключен к выходу элемента совпадения с

35 инверсией, один вход которого подключен к выходу первого D-триггера и 0-входу второго D-триггера, а второй вход — к инверсному выходу второго D-триггера, D-вход первого

D-триггера является входом управления

40 блока управления, 1б52938

Составитель А. Орлов

Фиг. б

Редактор А. Маковская Техред М.Моргентал Корректор M. Матьковская !

Заказ 1771 Тираж 427 Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35, Раушская наб., 4/5

Производственно-издательский комбинат "Патент", г. Ужгород, ул.Гагарина, 101