Способ измерения сопротивления резисторов

 

Изобретение относится к измерительной технике, о частности к измерению сопротивленич элементов цепей с сосредоточенными параметрами, и может быть использовано для контроля радиокомпонентов радиоэлектронных схем, собранных на печатных платах в условиях массового производства. Цель изобретения - повышение быстродействия за счет сокращенич числа тактов измерения. Способ осуществляется в три такта. В первом такте через измеряемый резистор пропускают измерительный ток и измеряют напряжение, представляющее собой сумму напряжений, возникающих за счет воздействия на измеряемый резистор измерительного тока и сетевой помехи, результат измерения запоминают. Во втором и третьем тактах измерения измерительный ток отключают и измеряют напряжения, вызванные только воздействием сетевой помехи в этих тактах. При обработке полученной информации формируют алгебраическую сумму результатов измерений первого, второго и третьего тактов, в которой составляющие, обусловленные сетевой помехой, сводятся к нулю Результат измерения регистрируют, во втором и третьем тактах производят одновременно измерение и обработку результатов измерения, при этом во втором такте измерения формируют и запоминают разность результатов измерений первого и второго тактов Результат измерения во втором такте берут с весовым коэффициентом, равным двум, по отношению к результату измерения первого такта, а в третьем такте эту разность увеличивают на результат измерения в третьем такте с равными весовыми коэффициентами слагаемых. 1 ил. сл С

союз соВетских

СОЦИАЛИСТИЧЕСКИХ.

РЕСПУБЛИК (51) 5 G 01 R 27/00

ГОСУДАРСТВЕННЫЙ КОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ

ПРИ ГКНТ СССР

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (21) 4348410/21 (22) 27,12.87 (46) 30.05.91. Бюл. ¹ 20 (72) Р.Ф.Алтынбаев (53) 621.317.033 (088.8) (56) Авторское свидетельство СССР

¹ 1111937, кл. G 01 R 27/00, 1983. (54) СПОСОБ ИЗМЕРЕНИЯ СОПРОТИВЛЕНИЯ РЕ.ЗИСТОРОВ (57) Изобретение относится к измерительной технике, в частности к измерению сопротивления элементов цепей с сосредоточенными параметрами, и может быть использовано для контроля радиокомпонентов радиоэлектронных схем, собранных на печатных платах в условиях массового производства. Цель иэобретения — повышение быстродействия за счет сокращения числа тактов измерения. Способ осуществляется в три такта. В первом такте через измеряемый резистор пропускают измерительный ток и измеряют напряжение, представляющее собой сумму напряжений, возникающих эа счет воздействия на измеИзобретение относится к измерению электрических величин, в частности к измерению элементов цепей с сосредоточенными постоянными, и может быть использовано для быстродействующего автоматического контроля радиокомпонентов радиоэлектронных схем, собранных на печатных платах s условиях массового производства.

Цель изобретения — повышение быстродействия за счет сокращения числа тактов измерения. Ы., 1652940 А1 ряемый резистор измерительного тока и сетевой помехи, результат измерения запоминают. Во втором и третьем тактах измерения измерительный ток отключают и измеряют напряжения, вызванные только воздействием сетевой помехи в этих тактах.

При обработке полученной информации формируют алгебраическую сумму результатов измерений первого, второго и третьего тактов, в которой составляющие, обусловленные сетевой помехой, сводятся к нулю. Результат измерения регистрируют, во втором и третьем тактах производят одновременно измерение и обработку результатов измерения, при этом во втором такте измерения формируют и запоминают разность результатов измерений первого и второго тактов. Результат измерения во втором такте берут с весовым коэффициентом, равным двум, по отношению к результату измерения первого такта, а в третьем такте эту разность увеличивают на результат измерения в третьем такте с равными весовыми коэффициентами слагаемых. 1 ил.

На чертеже представлена структурная схема устройства, реализующего предлагаемый способ.

Устройство содержит измерительный операционный усилитель 1, блок 2 калиброванных резисторов, источник 3 напряжения, коммутатор 4, состоящий из первой 4.1 и второй 4.2 групп ключей подключения измеряемых резисторов, третьей группы 4.3 ключей подключения калиброванных резисторов и шести ключей 4.4 — 4.9 управления, решающий блок 5, состоящий из пяти рези10

3О

45 сторов 5.1 — 5.5 и операционного усилителя

5.6, двухканальный блок 6 оперативной памяти (состоящий из конденсаторов 6,1 и 6.2 и повторителей 6.3 и 6.4 напряжения), блок

7 регистрации, блок 8 программ, блок 9 управления; 10 — объект измерения (измеряемый резистор), Вход и выход измерительного операционного усилителя 1 через первую 4.1 и вторую 4.2 группы ключей подключения соединены с измеряемым резистором 10, вход измерительного операционного усилителя 1 подключен к выходу блока 2 калиброванных резисторов, вход которого через третью группу 4.3 ключей подключения коммутатора 4 соединен с выходом источника 3 напряжения.

Выход измерительного операционного усилителя 1 соединен с первым входом решающего блока 5. К второму и третьему подам решающего блока 5 через первый 4.4 и второй 4,5 ключи управления коммутатора 4 соответственно подключены выходы первого и второго каналов двухканального блока 6 оперативной памяти, входы первого и второго каналов которого соответственно через третий 4,6 и четвертый 4.7 ключи управления коммутатора 4 соединены с выходом решающего блока 5. Кроме того, выход решающего блока 5 через пятый ключ 4,0 коммутатора 4 соединен с входом блока 7 регистрации. Выход блока 8 программ соединен с входом управления коммутатора 4 через блок 9 управления, Первый вход решающего блока 5 соединен с входом операционного усилйтеля 5.6 через последовательно соединенные резисторы 5,1 и 5.2 выпады резистора 5.1 соединены с выводами ключа 4.9, Такое построение решающего блока 6 позволяет изменять весовые коэффициенты слагаемых по первому входу решающего блока 5 по отношению к слагаемым второго и третьего входов.

Устройство работает следующим образам.

Блок 8 программ задает очередность проверки резисторов обьекта 10 измерения. Сигналы управления с блока 8 программ поступают на блок 9 управления, который управляет очередностью работы каждого из блоков устройства. При этэм сигналы управления с блока 9 упрэвлсния поступают на коммутатор 4, который подключает измеряемый резистор 10 в цепь отрицательной обратной связи измерительного операционного усилителя 1 с помощью первой 4,1 и второй 4.2 групп ключей подключения,В зависимости от необходимого предела измерения одновременно к входу измерительного операционного усилителя 1 подключается калиброванный резистор иэ блока 2 калиброванных резисторов с помощью третьей группы 4,3 ключей подключения.

Цикл измерения состоит из трех тактов одинаковой длительности. В первом такте первый 4.4 и третий 4.6 ключи управления замкнуты, а второй 4.5, четвертый 4,7, пятый

4.8 v. ш еeсcтTоOй 44,9 ключи управления разомкнуты. При этом на выходе источника 3 напряжения вырабатывается напряжение

U<, На вход измерительного операционного усилителя 1 через калиброванный резистор блока 2 поступают напряжение U> и напряжение 02 сетевой помехи, наводимой на соединительных линиях.

Под воздействием этих составляющих (U1+ 02) wa выходе измерительного операционного усилителя 1 в первом такте возникает напряжение 0з

1 где Rõ — сопротивление измеряемого резистора;

В» — сопротивление калиброванного резистора на входе измерительного операционного усилителя 1;

U< — напряжение на входе измерительного операционного усилителя. 1, создаваемое источником 3 напряжения;

02 — напряжение на входе измерительного операционного усилителя 1, создаваемое помехой.

Г1ри этом через измеряемый резистор

10 протекает измерительный ток 1, равный

04 и к и ток 12, вызванный сигналом сетевой помехи, о

1 =- — к

Напряжение Оэ поступает на первый

1 вход решающего блока 5, Значения сопротивлений резисторов 5.1-5.5 (Я5л-й5.э) решающего блока 5 выбраны следующим образом: (2)

51 92 g 7 БЬ Бф Б 5

Тэк как первый ключ 4.4 управления коммутатора 4 замкнут, а ключи 4.5, 4.8 и 4.9 разомкнуты, то на выходе решающего блока

5 в первом такте получает напряжение Up, 1 равное

"з .

11

К, Я или с учетом соотношений (1) и (2)

u, u, (Ц,Ф 02) ()

Поскольку третий ключ 4.6 управления 5 замкнут, четвертый ключ 4.7 разомкнут, то напряжение 04 поступает на первый канал двухканального блока 6 оперативной памяти и запоминается там (до этого напряжения заряжается конденсатор 6.1 блока 6). На 10 этом первый такт заканчивается.

Во втором такте третий 4,6 и пятый 4.8 ключи управления коммутатора 4 разомкнуты, а первый 4,4, второй 4.5, четвертый 4.7 и шестой 4,9 ключи управления замкнуты. 15

При этом напряжение 0< на выходе источника 3 напряжения равно нулю, в результате чего измерительный ток li, протекающий через измеряемый резистор 10, также равен нулю. На входе измерительного операцион- 20 ного усилителя 1 присутствует только напряжение сетевой помехи. Поэтому на выходе измерительного операционного усилителя 1 во втором такте образуется напряжение 0з равное 25

US = Р ("2+ ), (4) где 02 — напряжение сетевой помехи в первом такте измерения; 30 д — приращение помехи во втором такте измерения, обусловленное ее sin-характером.

Напряжение 0з с выхода измерительного операционного усилителя 1 поступает 35 на первый вход решающего блока 5. На второй вход реша1ощего блока 5 поступает напряжение с выхода первого канала блока

6 оперативной памяти через замкнутый первый 4.4 ключ управления коммутатора 4. 40

Величина этого напряжения равна напряжению на накопительном конденсаторе 6.1 блока 6 и определяется по формуле (3). Так как замкнуты также второй 4.5, четвертый

4.7и шестой 4,9 ключи управления коммута- 45 тора 4, то напряжение Up на выходе решаюшего блока 5 во втором такте равно ((- 3 5,5 Ф 5.5 или с учетом соотношений по формулам (2), (3) и (4)

-)

,=-2 —,(.- 1)- —,"(П, и2)= —,(u, 21-Ц к

Напряжение Up с выхода решающего блока 5 поступает на вход второго канала двухканального блока 6 оперативной памяти и запоминается TBM (до этого напряже!1ия заряжается конденсатор 6.2 второго канала блока 6), На этом второй такт заканчив "ется.

В третьем такте первый 4,4, третий 4,6, четвертый 4.7 и шестой 4,9 ключи управления коммутатора 4 разомкнуты, а второй 4,5 и пятый 4.8 — замкнуты. При этом напряжение на выходе источника 3 напряжения равно нулю. На выходе измерительного операционного усилителя 1 присутствует только напряжение сетевой помехи о 8 8,, где (L4 + д } — напряжение сетевой помехи во втором такте; д — приращение помехи в третьем такте.

На выходе измерительного операционного усилителя 1 образуется напряжение

0зз, равное

Ц (Ц » d1 ) ()

К

Напряжение 0з поступает на первый з вход решающего блока 5. На третий вход решающего блока 5 через замкнутый второй кл юч 4.5 уп ра влечи я коммутатора 4 поступает напряжение с выхода второго канала двухканального блока 6 оперативной памяти, величина которого опеределяется по формуле(5). Поэтому напряжение на выходе решающего блока 5 в третьем такте равно

3 ((3 5, 3 "4 53

Поставляя значения величин из формул (2), (5) и (6), получаем

И,= —,"(0, г-8,), (7) к

Поскольку длительности тактов равны, то приращение помехи во втором такте д можно принять равным приращению помехи в третьем такте д1 т.е. д =д» и, следовз тельно, 3 х

Lj 11 к

Таким образом, влияние помехи на измерение устранено, Напряжение Up, пропорциональное з величине сопротивления измеряемого резистора, через замкнутый пятый ключ 4.8 управления коммутатора 4 поступает на вход блока 7 регистрации, В данном устройстве измеряемые резисторы не образуют замкнутую цепь. В случае измерения сопротивления резисторов, 16529 г —б

Составитель В. Семенчук

Техред М,Моргентал Корректор С. Шароши

Редактор А, Маковская

Заказ 1771 Тираж 422 Подписное

БНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35, Раушская наб., 4/5

Производственно-издательский комбинат "Патент", r. Ужгород, ул.Гагарина, 101 образующих замкнутую цепь, в данное устройство необходимо ввести дополнительный операционный усилитель, включенный пб схеме в соответствии с прототипом, В предлагаемом способе измерения со- 5 противления резисторов и устройстве для его осуществления цикл измерения сопротивления резисторов сокращается с 5 до 3 тактов; что влечет за собой повышение быстродействия (в 1,3 — 1,7 раз) при сохранении 10 помехоустойчивости. Крометого, упрощается устройство за счет уменьшения числа блоков.

Формула изобретения

Способ измерения сопротивления ре- 15

4исторов, состоящий в том, что в первом такте через измерительный резистор и ропуСкают измерительный ток и измеряют напряже, ие, представляющее собой сумму напряжений, возникающих за счет воздей- 20

Ствия на измеряемый резистор измерительного тока и сетевой помехи, результат измерения запоминают, во втором и треть40 8

/ ем тактах измерения измерительный ток отключают и измеряют напряжения, вызванные только воздействием сетевой помехи в этих тактах, причем при обработке результатов измерения формируют алгебраическую сумму результатов измерений первого, второго и третьего тактов, отличающийся тем, что, с целью повышения быстродействия за счет сокращения числа тактов измерения, цикл измерения осуществляют за три такта, во втором и третьем тактах одновременно измеряя и обрабатывая результаты измерений, при-этом во втором такте измерения формируют и запоминают разности результатов измерений первого и второго тактов, причем результат измерения во втором такте берут с весовым коэффициентом, равным двум по отношению к результату измерения первого такта, а в третьем такте эту разность увеличивают на результат измерения в третьем такте с равными весовыми коэффициентами слагаемых.