Генератор векторов

 

СОЮЗ СОВЕТСКИХ

Ц

ЩСГ1УБЛИН. (19) (11) (S1)S С 09 С 1/08

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

gz

ГОСУДАРСТВЕННЫЙ КОМИТЕТ

flO ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ

ПРИ П1НТ СССР

1 (21) 4647971/24 (22) 07.02.89 (46) 07.06.91. Бюл. Р 21 (71) Институт кибернетики им. В.И.Глушкова (72) 10.Н.Остапчук (53) 681.327.11 (088.8) (56) Авторское свидетельство СССР

Р 1278926, кл. G 09 G 1/08, 1984.

Авторское свидетельство СССР

Р 1010646, кл. G 09 G 1/08, 1981. (54) ГЕНЕРАТОР ВЕКТОРОВ (57) Изобретение относится к автома2 тике и вычислительной технике и может быть использовано при построении систем отображения графической информации. Цель изобретения — повьппение точности генератора, которая достигается введением второго регистра 19 сдвига, элемента И-НЕ 20 и соответствующих функциональных связей. Изобретение позволяет осуществлять предварительную загрузку в регистр 15 кода полураэности абсолютных значений приращений координат вектора и за счет этого формировать координаты несмещенного вектора. 2 ил.

1654863

Изобретение относится к автоматике и вычислительной технике и может быть использовано при построении систем отображения графической информации.

Цель изобретения - повышение точности генератора.

На фиг. 1 представлена структурная схема генератора, на фиг. 2 - структурная схема дешифратора.

Генератор содержит первый 1 и вто, рой 2 реверсивные счетчики, первый 3 и второй 4 регистры, первый 5 и второй 6 сумматоры, первый 7 и второй 8 блоки сравнения с нулем, третий 9 и четвертый 10 регистры, коммутатор 11, элемент ИСКЛЮЧАЮЩЕЕ ИЛИ 12, блок 13 элементов ИСКЛЮЧАЮЩЕЕ ИЛИ, третий ( сумматор 14, первый регистр 15 сдвига, дешифратор 1б, элемент И 17, триггер 18, второй регистр 19 сдвига, элемент И-.НЕ 20, а кроме того информационные входы 21-24, управляющие входы 25 и 26, тактовый вход 27 и вход 28 сигнала логической единицы 25 генератора. Деанфратор 16 содержит элементы И-НК 29 - 32, инверторы 3336.

Генератор работает следующим об разом.

По сигналу записи на входе 25 в реверсивные счетчики 1 и 2 и регистры 3 и 4 загружаются коды Х.и Y на.чальной и конечной точки вектора. На, выходах сумматоров 5 и 6 появляются

35, коды приращений 5.Х = X>-. Х и Д,У = й. 1

В исходном состоянии триггер 18 на своем выходе имеет сигнал логического нуля, обнуляющий регистры 15 и 19 4р сдвига. Приходящий на вход 26 сигнал "Пуск" записывает коды приращений Д Х и ц, 1 в регистры 9 и 10 и устанавливает триггер 18 в состояние логической единицы, что дает воэможность регист- 15 рам 15:и 19 принимать информацию в параллельном и последовательном кодах ..соответственно.

По фронту первого тактового импульса после установки триггера 18 в единичное состояние в первый триггер регистра 19 сдвига записывается логи; ческая единица и происходит запись кода с выхода сумматора 14 в регистр 15. Коммутатор 11 управляется сигналом с инверсного выхода знакового триггера регистра 15. При этом, если на управляющем входе коммутатора сигнал "Лог. 1" (в регистре 15 — положи- тельное число), то на выход коммутатора подключается выход регистра 9.

Поскольку в исходном состоянии на выходах регистра 15 установлены нули (положнтельное число), то на управляющий вход коммутатора подается сигнал "1" и на вход сумматора 14 с выхода блока 13 элементов ИСКЛЮЧАЮЩЕЕ

ИЛИ поступает код "Минус hX" причем в дополнительном, если код "Минус Х" отрицательный. Это обеспечивают блоки 12 и 13: элемент ИСКЛЮЧАЮЩЕЕ ИЛИ

12 инвертирует знак кода Х, и если знак кода "Минус ДХ" отрицательный, то блок 13 инвертирует все разряды кода ДХ и с выхода элемента 12 на входной перенос сумматора 14 подается единица. На второй вход сумматора

14 поступает код с выхода регистра 15 (т. е. код, равный нулю) . Следовательно, по фронту первого тактового импульса в регистр 15 записывается код

"Минус ДХ".

Поскольку после прихода фронта первого тактового импульса в регистре 15 хранится код "Минус ДХ",то коммутатор 11 подключает на входы блока

13 элементов ИСКЛЮЧАЮЩЕЕ ИЛИ коды приращения ДУ. Последний передает их без инвертирования (если конечно код

Д7 положителен, если же он отрицателен, то блоком 13 производится инвертирование кода с тем, чтобы получить на входе сумматора всегда положительное значение кода приращения ДУ) на вход сумматора 14. С приходом второго тактового импульса код разности приращений Д7 — ДХ, получаемый на выходе сумматора 14, записывается в регистр

15. Этот.же тактовый импульс производит сдвиг логической единицы в регистре 19 сдвига, что приводит к появлению на первом его выходе (выходе второго триггера регистра 19 сдвига) сигнала логической единицы. Логическая единица с первого выхода регистра 19 сдвига совпадает с логической единицей на его третьем выходе (инверсном выходе третьего триггера регистра 19) и на выходе элемента И-НЕ 20 появляется сигнал "Лог. 0". Этот сигнал поступает на управляющий вход регистра

15 и подготавливает его к сдвигу хранимой информации.

По фронту третьего тактового импульса происходит сдвиг информации в регистре 15. Такой сдвиг эквивалентен делению кода на два. В результате

4863 . 6

Формула

165 после прихода третьего тактового им-пульса в регистре 15 появляется значение полуразности значений приращений кодов АУ и ДХ. В то же время в регистре 19 сдвига происходит сдвиг логической единицы и на его втором выходе (прямом выходе третьего триггера регистра 19) появляется логическая единица. Логический нуль с третьего выхода регистра 19 сдвига переключает выход элемента И-FIE 20 в.состояние логической единицы. В этом состоянии элемент И-НЕ 20 находится до окончания всего цикла работы генератора. Следовательно, управляемый с выхода элемента 20 регистра 15 постоянно находится (исключая описанный третий такт входных импульсов, когда выполнялась операция сдвига информации) в состоянии параллельной записи кода с выхода сумматора 14.

Появление на втором выходе сдвигo-. вого регистра 19 логической единицы означает начало формирования координат вектора. Этот сигнал открывает дешифратор 16 и следующие тактовые импульсы с входа 27 устройства могут проходить через соответствующие элементы И-HE 29 — 32 на входы реверсивных счетчиков 1 и 2.

В каждом новом такте н зависимости от знака числа в регистре 15 производится либо суммирование абсолютного значения, хранящегося в регистре

10 приращения ДУ, и подача соответствующего суммирующего или вычитающего в зависимости от знака числа ДХ импульса на реверсивный счетчик 1 координаты Х, либо, если число в регистре 15 положительное или равно нулю, вычитание абсолютного значения приращения ЬХ из числа в накапливающем регистре 15 и подача соответствующего суимирующего или вычитающего в зависимости от знака 5У импульса на реверсивный счетчик 2 координаты 6 Y, I

Цикл работы по формированию текущих координат вектора продолжается до тех пор, пока на элементе И 17 не совпадают сигналы с выходов двух блоков 7 и 8 сравнения с нулем, говорящие о том, что текущие значения ДХ и ДУ с выходов сумматоров 5 и 6 становятся равны нулю, т.е. координаты

Х и Y с выходов сумматоров 5 и 6 становятся равны нулю, т.е. координаты

Х и Y первой точки (выходы реверсивных счетчиков 1 и 2) становятся рав25

55 ными координатами конечной точки вектора, записанньм в регистрах 3 и 4.

Сигнал с элемента И 17, сбрасывает триггер 18 в исходное состояние. Регистры 19 и 15 принудительно обнуляются. Цикл работы генератора, формирующий текущие координаты вектора, заканчивается. Генератор готов к приему координат нового вектора.

Таким образом, предлагаемый генератор 3а счет предварительной загрузки в регистр 15 оценки, равной полуразности абсолютных значений приращений координат, обладает повышенной точностью и формирует на своих выходах текущие координаты несмещенного вектора. изобр ет ения

Генератор векторов, содержащий первый и второй реверсивные счетчики, с первого по четвертый регистры, с первого по третий сумиаторы, первый и второй блоки сравнения с нулем, коммутатор, элемент ИСКЛЮЧАЮЩЕЕ ИЛИ, блок элементов ИСКЛЮЧАЮЩЕЕ ИЛИ, элемент И, триггер, первый, регистр сдвига, дешифратор, первый и второй выходы которого соединены соответственно с входами прямого н обратного счета первого реверсивного счетчика, выход которого, соединенный с первьм информационным входом первого сумматора, является первым выходом генератора, третий и четвертый выходы дешифратора соединены соответственно с входами прямого и обратного счета второго реверсивного счетчика, выход которого, соединенный с первым информационньм входом второго сумматора, является вторым выходом генератора, первый информационный вход дешифратора, соединенный с первым входом элемента ИСIGF3%0Xg?Е ИЛИ и управляющим входом коммутатора, соединен с первым выходои первого регистра сдвига, второй выход которого соединен с нулевьм инфориационньм входом третьего сумматора, выход которого подключен к информационному входу первого регистра сдвига, вход сброса которого соединен с выходом триггера, вход "Установка нуля" которого соединен с выходом элемента И, первый и второй входы которого соединены соответственно с вы" ходами первого и второго блоков срав нения с нулем, информационные входы которых, соединенные соответственно

1654863

Составитель А. Коробов

i åäàêòîð И.щербак Техред J1.0ïèéíûê Корректор Л.Патай

Заказ 1954 Тираж 292 Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-издательский комбинат "Патент", г.Ужгород, ул. Гагарина,101 с информационными входами третьего и четвертого регистров, подключены соответственно к выходам первого и второго сумматоров, вторые информационные входы которых соединены соответственно с выходами первого и второго регистров, управляющие входы которых, соединениые с управляющими входами ,первого и второго реверсивных счетчи- 10 ков, являются первьм управляющим входом генератора, информационные входы первого и второго реверсивных счетчиков и первого и второго регистров являются соответственно с первого IIQ четвертый информационными входами генератора, управляющие входы третьего и четвертого регистров, соединенные с входом "Установка единицы" триггера яВляются BTopbM gï1IÿÂëÿþùnì Вхо- 20 дом генератора, первые выходы третьего и четвертого регистров соединены соответственно с первым и вторым информационныки входами коммутатора, первый выход которого соединен с пер- 25 вым входом блока элементов ИСКЛЮЧАЮЦЕЕ,ИЛИ, выход которого соединен с вторым информационным входом третьего сумматора, вход переноса которого, соединенный с вторым входом блока элементов ИСКЛБЧАНГ1ЕЕ ИЛИ, подключен к выходу элемента ИСКЛЮЧАЛ ЕЕ ИЛИ, второй вход которого соединен со вторым выходом коммутатора, вторые выходы третьего и четвертого регистров соединены соответственно с вторым и третьим информационными входами дешифратора, тактовьп вход которого, соединенньп с тактовым входом первого регистра сдвига, является тактовым входом генератора, о т л и ч а ю— шийся тем, что, с целью повьппения точности генератора, он содержит второй регистр сдвига и элемент И-НЕ, первый вход которого соединен с первым выходом второго регистра сдвига, второй выход которого соединен с управляющим входом дешифратора, вход сброса второго регистра сдвига соединен с выходом триггера, тактовый вход второго регистра сдвига соединен с тактовым входом первого регистра сдвига, управляющий вход которого соединен с выходом элемента И-НЕ, второй вход которого соединен с третьим выходом второго регистра сдвига, информационный вход которого является входом сигнала "Логическая единица" генератора.