Устройство для программного управления

 

Изобретение относится к автоматике и вычислительной технике и может быть использовано при проектировании вычислительных систем с высокой достоверностью функционирования. Цель изобретения - расширение области применения устройства . Поставленная цель достигается тем, что в устройство, содержащее блок памяти, счетчик адреса, регистр микрокоманд, счетчик , триггер диагностики, первый и второй дешифраторы, блок сравнения, первый элемент И, первый и второй элементы ИЛИ, дополнительно введены регистр возврата, регистр передачи управления, регистр кода, триггер отказа, триггер зацикливания, триггер управления, демультиплексор, мультиплексоры адреса и условий, первый и второй коммутаторы, группа элементов ИЛИ, второй - десятый элементы И, третий - восьмой элементы ИЛИ. Введение новых элементов позволяет повысить достоверность функционирования устройства и обеспечивает уменьшение времени существования необнаружения константных неисправностей. 5 ил, Ё

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (sl)s G 05 В 19/18

ГОСУДАРСТВЕННЫЙ КОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ

ПРИ ГКНТ СССР

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (21) 4644984/24 (22) 01.02.89 (46) 15.06.91. Бюл. N 22 (72) B.Ï,Óëèòåíêî, Б.О.Сперанский, Г.Н.Тимонькин, В.С.Харченко, Н.П.Благодарный и

С.Н.Ткаченко (53) 621.503.55 (088.8) (56) Авторское свидетельство СССР

N 1003025, кл, G 05 В 19/18, 1983.

Авторское свидетельство СССР

М 1057927, кл, G 05 В 19/18, 1983. (54)УСТРОЙСТВО ДЛЯ. ПРОГРАММНОГО

УПРАВЛЕНИЯ (57) Изобретение относится к автоматике и вычислительной технике и может быть использовано при проектировании вычислительных систем с высокой достоверностью функционирования. Цель изобретения— расширение области применения устройстИзобретение относится к автоматике и вычислительной технике и может быть использовано при проектировании вычислительных систем с высокой достоверностью функционирования.

Цель изобретения — расширение области применения устройства.

На фиг. 1 приведена функциональная схема устройства для программного управления; на фиг. 2 приведена схема включения устройств для программного управления в систему; на фиг. 3 приведены форматы микрокоманд; на фиг. 4 приведена граф-схема алгоритма функционирования устройства; на фиг. 5 приведены временные диаграммы функционирования устройства по всех режимах работы.

Устройство для программного управления содержит блок 1 памяти с выходами

1.1-1,4 микроопераций, адреса, кода усло„„Я3 „„1656498 А1 ва. Поставленная цель достигается тем, что в устройство, содержащее блок памяти, счетчик адреса, регистр микрокоманд, счетчик, триггер диагностики, первый и второй дешифраторы, блок сравнения, первый элемент И, первый и второй элементы ИЛИ, дополнительно введены регистр возврата, регистр передачи управления, регистр кода, триггер отказа, триггер зацикливания, триггер управления, демультиплексор, мультиплексоры адреса и условий, первый и второй коммутаторы, группа элементов

ИЛИ, второй — десятый элементы И, третий — восьмой элементы ИЛИ. Введение новых элементов позволяет повысить достоверность функционирования устройства и обеспечивает уменьшение времени существования необнаружения константных неисправностей. 5 ил. вия меток, счетчик 2 адреса, регистр 3 микрокоманд, регистр 4 возврата, регистр 5 передачи управления, счетчик 6, триггер 7 диагностики, триггер 8 отказа, триггер 9 зацикливания, триггер 10 управления, мультиплексор 11 адреса, мультиплексор 12 условий, регистр 13 кода, демультиплексор

14, первый дешифратор 15, второй дешиф-. ратор 16, первый коммутатор 17, второй коммутатор 18, группу 19 элементов ИЛИ, блок 20 сравнения, первый 21 — десятый 30 элементы И, первый 31 — восьмой 38 элементы ИЛИ, входы 39 операции, входы 40,1-40(l1) передачи управления, входы 41 сигналов условий, первый 42 — третий 44 входы синхронизации, выходы 45 микроопераций, выходы 46, 47 сигналов микроопераций "Конец команды", "Конец диагностирования", выход 48 сигнала микрооперации "Конец работы" выходов 45 микроопераций, первый 49

1656498 — третий 51 выходы, составляющие группу передачи управления проидет через эле52осведомительных выходов, первый(1-1)-й менты ИЛИ группы 19 и коммутаторы 18 и выходы 53.1-53.(1-1) передачи управления. 17 на информационный вход счетчика 2 адНа фиг. 2 приведен пример объедине- реса. Со входа 39 (при запуске устройства с ния!устройств для программного управле- 5 верхнего уровня управления) код операции ния B систему, где использованы пройдет через коммутатор 17 на информаследующиеобозначения:54-блокверхнего ционный вход счетчика 2 адреса. По заднеуровняуправления,54.1,54.2,54.1 — соответ- му фронту импульса, поступающего на вход ственно первый, второй и I-й устройства. 42 устройства, адрес первой микрокоманды

Входы и выходы модульного устройства 10 микропрограммы запишется в счетчик 2 ад54.1 — 1,53,2, 1.53.3, 1,.53.1 — выходы переда- реса. чи управления соответственно на второй, С выхода 1.1 блока 1 памяти коды миктретий и 1-й модульные устройства, 1.40.2, роопераций микрокоманды первого форма1.40,3, 1,40,1 — входы передачи управления та (см. фиг. 2,а) поступают на со второго, третьего и I-ro модульных уст- 15 информационный вход регистра 3 микрокоройств, 39.1 — вход кода операции, 41.1 — манд. Сигнал на выходе 46 блока 1 памяти вход сигналов условий, 45.1 — выход микро- исчезает, Базовый адрес очередной микроопераций, 52,1 — группа осведомительных команды с выхода 1.2 блока 1 памяти постувыходов, 42.1, 43.1, 44.1 — входы первой- пает на формирователь адреса очередной тр т ре ьей последовательности импульсов. 20 микрокоманды, состоящей из мультиплек17.

Входы и выходы модульных устройств сора 12 и коммутатора

54.2, 54.1 имеют аналогичные назначения. Младший (модифицируемый) разряд адБлок 54 содержит триггер 55 пуска, ге- реса с выходов 1.2 блока 1 памяти поступает нератор 56 с выходами 56.1-56.3 первой- на первый информационный вход мультитретьей последовательностей импульсов, 25 плексора 12, На другие информационные т иггер 57 сигнала, элемент ИЛИ 58, группы входы мультиплексора 12 поступают сигна59.1-59,1 переключателя кодов операций, лы логических условий от объекта управлепереключатель 60.1 запуска системы, пере- ния через вход 41 логических условий ключатель 60.2 останова системы, первый и устройства. Код проверяемого логического второй одновибраторы 61, 62, элемент НЕ 30 условия с выхода 1.3 блока 1 памяти поступает на адресный вход мультиплексора 12.

Устройство для программного управле- На выход мультиплексора 12 поступает либо ния функционирует в двух режимах; значение младшего разряда кода адреса с — рабочий режим, выходов 1.2 блока 1 памяти, если в процессе

35 выполнения текущей микрокоманды выполВ исходном состоянии все регистры и нение логических условий не проверяется, триггеры устройства находятся в нулевом либо значение проверяемого логического

СОСТОЯ НИИ. условия.

Рабочий режим. В этом режиме ус рой- Код номера формата микрокоманды с ство может работать в одном из подрежи- 40 выхода 1.4 блока 1 памяти поступает на демов; шифратор 16 формата микрокоманды. При — выполнение функций управления; этом на первом выходе дешифратора 16 по— передача управления без останова; является сигнал, разрешающий запись сиг— передача управления с остановом. налов микроопераций (по заднему фронту

В исходном состоянии на выходе 46 45 импульса с входа 44 устройства) в регистр 3 блока 1 памяти присутствует единичный микрокоманд, а также передачу адреса очесигнал "Конец команды, Н редной микрокоманды через коммутатор 17

Коммутатор17открытдля приема адре- на счетчик 2 адреса. Сигналы микрооперабращения к блоку 1 памяти от соседних ций с регистра 3 через выходы 45 поступают устройств или от верхнего уровня улравле- 50 на обьект управления, По задне у фр у очередного импульса со входа 42 устройстВыполнение функций управления.

Адрес первой микрокоманды поступает рой микрокоманды. Далее устройство в либо со входа 39 кода операции, либо по этомрежимебудетфункционироватьанало0 ном из входов 40,1-40,(1-1) от устройств 55 гично описанному выше алгоритму, При системы передающих управление данному проявлении на выходе е 46 блока 1 памяти устройству. редпол тв . П е полагается, что в каждый сигнала микрооперации "Конец команды" отдельныи момент вр мент времени передавать уп- коммутатор 17 закрывается по первому инравление может только од о одно устройство си- формационному входу и открывается по втостемы. Со входа . (i:-40.i (--- 1, 1-1) адрес рому и третьему информационным входам..:1то1 сигнзп сдепзег Розм(1жн»(л1 попуч(.Ние гпедующе< О адреса 06pRlllfllièfl к блоку 1 памяти от соседних устрой(:TR (при передаче управления) или от верхнего уровня управления.

При появлении (в процессе функционирования устройства) на выходе 48 регистра

3 сигнала "Конец работы" элементы 28-30 И закрываются и импульсы со входов 42-44 на элементы устройства не поступают, На выходе 50 группы 52 осведомительных выходов появляется единичный сигнал.

Передача управления без останова.

В этот режим; устройство переходит из режима Выполнение функций управления при выборке из блока 1 памяти микрокоманды второго формата (см. фиг. 2,6).

Адрес обращения к блоку 1 памяти устройства, которому передается управление, с выхода 1.2 блока 1 памяти поступзет на информационный вход регистра 13, Номер устройства, которому передается управление, с выхода 1.3 блока 1 памяти подается на регистр 5.

Номер формата микрокоманды с выхода 1.4 блока 1 памяти поступает на дешифратор 16 и возбуждает его второй выход, lo заднему фронту очередного импульса с входа 43 в регистр 5 адреса передачи управления записывается адрес устройства, которому передается управление. По заднему фронту импульса со входа 44 триггер 10 управления переходит в единичное состояние и открывает по управляющему входу. демультиплексор 14, а в регистр 13 записывается адрес передачи управления. Адрес передачи управления с выхода регистра 13 через демультиплексор 14 поступает на выход 53.j устройства (j — номер, устройства, которому передается управление (значение

J определяется содержимым регистра 5).

Сигналы микроопераций с выхода 1.1 блока 1 памяти записываются в регистр 3 аналогично описанному выше алгоритму.

Адрес обращения к последующей микрокоманде в устройстве формируется следующим образом. Сигнал со второго выхода дешифратора 16 посгупает на управляющий вход счетчика 2 адреса. По заднему фронту импульса со входа 42 устройства содержимое счетчика 2 адреса увеличивается на единицу. Далее устройство функционирует аналогично описанному выше алгоритму.

Передача управления с остановом.

В этот режим устройство переходит из описанных выше рабочих режимов функционирования при считывании из блока 1 памяти микрокоманды третьего формата (см. фиг. 2.в). При этом адрес обращения к блоку

1 па л1

13 ззпишется адрес передзчи управления, триггер 10 перейдет R единичное состояние и разрешит выдзчу адреса передачи упрзвления r. ре<ис1рз 13 через демупьтиппексор

14 на выход 53.j-(j - (RG5)).

При считывании команды третьего фор мата на выход» 46 блока 1 памяти появляется сигнал "Конец комзнды", который разрешает прохождение через коммутатор

17 здреса первой микрокомзнды очередной микропрограл1мы от других устройств, либо от верхнего уровня управления. При поступлении адрега на один из входов 40.1-40.(l-1), либо HB вход 39 устройствз функционирует аналогично описанному выше алгоритму.

Режим диагностики.

В этом режиме устройство переходит при поступлении кода оперзции диагностики с верхнего уровня управления на вход 39 операций устройства. Этот код поступает на информационный вход деьчифратора 15 и через коммутатор 17 на информационный вход счетчика 2 адреса. При поступлении очередного импульса со входа 42 устройства этот код записывается в счетчик 2 адреса и возбуждает соответствующий выход дешифратора 15, Сигнал с выхода дешифратора .5 поступает через элемент ИЛИ 31 на

S-вход триггера 7 диагностики и устанавливает его в единичное состояние. При этом устройство переходит в диагностический режим функционирования, Из блока 1 памяти выбирается микрокомандачетвертого формата (см. фиг. 2,г). Сигнал с четвертого выхода дешифратора 16 через элемент 34 и 35 ИЛИ поступает на элементы 23 и 24 И. По заднему фронту импульса, поступающему на вход 43 устройства, в регистр 5 с выхода 1.3 блока 1 памяти запишется адрес устройства, которому будет передаваться управление, в процессе диагностирования кольца устройств, а в регистр 4 адрес устройства, из которого будет

1656498

15

25

55 приниматься диагностическая информация в устройство и копия контрольного кода.

По очередному импульсу со входа 44 устройства в регистр 13 с выхода 1.2 блока

1 памяти запишется первый контрольный код и триггер 10 перейдет в единичное состояние. При этом первый контрольный код с регистра 13 через демультиплексор 14 и выход 53.J поступит на )-е устройство системы.

Кроме того, по заднему фронту импульса со входа 44 устройства в счетчик 6 с выхода 1.1 блока 1 памяти запишется дополнительный код времени прохождения первого контрольного кода через устройство диагностируемого кольца устройства.

Сигнал "Конец команды" с выхода 46, выходов 1.1 блока 1 памяти микрокоманд настраивает коммутатор 17 на прием информации по второму и третьему информационным входам.

Код адреса устройства, возвращающего управление с выхода регистра 4, поступает на адресный вход мультиплексора 11 и настраивает его на прием информации от i-го устройства, которое является последним устройством в кольце и выдает контрольный код устройству, являющемуся инициатором диагностирования кольца устройств системы.

В таком состоянии устройство ожидает возвращения контрольного кода из кольца.

Импульсы со входа 44 через элемент И 26 поступают на счетный вход счетчика 6 и увеличивают его содержимое на единицу.

Номера устройств, включаемых в кольцо в процессе диагностирования, определяются первым контрольным кодом и соответствующим программированием блоков 1 памяти устройств системы. Первый контрольный код поступает на первое устройство кольца и является адресом микрокоманды четвертого формата. При считывании этой микрокоманды первое устройство кольца передает управление (первый контрольный код) второму устройству кольца и так далее.

Пройдя через все устройства кольца, первый контрольный код поступит на вход

40,Y исходного устройства, находящегося в диагностическом режиме. Со входа 40. р первый контрольный код через мультиплексор 11 и коммутатор 18 поступит на элемент 32 ИЛИ, блок 20 сравнения и коммутатор 17, Если все устройства кольца и связи между устройствами исправны, то первый контрольный код поступит в исходное устройство без искажений и через данный интервал времени после выдачи. По импульсу со входа 42 первый контрольный код запишется в.счетчик 2 адреса.

По адресу (первому контрольному коду), записанному в счетчике 2 адреса, из блока

1 памяти выбирается микрокоманда пятого формата (см. фиг, 2,д) и на пятом выходе дешифратора 16 появляется сигнал. При неисправности устройств в кольце, либо связей в исходное устройство первый контрольный код поступит с искажением, либо с задержкой на интервал времени, больший допустимого.

Если счетчик 6 успеет переполниться раньше, чем поступит отклик на первый контрольный код из кольца, то сигнал переполнения счетчика 6 установит триггер 9 в единичное состояние. Триггер 9 сформирует сигнал зацикливания и выдаст его на выхрд 49 группы 52 выходов устройства, Если первый контрольный код устройства р поступит раньше, чем переполнится счетчик 6, но будет отличаться от первого контрольного кода (эталона), на выходе блока 20 сравнения сигнал будет отсутствовать, а на выходе элемента ИЛИ 32 будет присутствовать.

По импульсу со входа 43 устройства триггер 8 перейдет в единичное состояние и сформирует сигнал отказа. Этот сигнал поступит на группу 52 выходов и через элемент

ИЛИ 37 закроет элементы И 28-30.

Если первый контрольный код поступит изб-ro устройства до истечения времени переполнения счетчика 6 и будет совпадать с эталоном, то на выходе блока 20 сравнения появится сигнал. При поступлении очередного импульса со входа 43 на выходе элемента И 25 появится сигнал и обнулит счетчик 6.

Кроме того, по импульсу со входа 43 в регистр 4 возврата записывается адрес устройства. передающего управление в исход-. ное устройство в процессе диагностирования кольца устройств, и копия второго контрольного кода.

Далее устройство выдает в диагностируемое кольцо второй контрольный код(обратный первому контрольному коду).

Выдача второго контрольного кода и его прохождение по кольцу осуществляется аналогично выдаче и обработке первого контрольного кода.

При поступлении импульса на вход 44 устройства в регистр 13 записывается второй контрольный код и триггер 10 переходит в единичное состояние. Далее контроль кольца устройств и обработка второго контрольного кода происходит аналогично описанному выше алгоритму.

16584о8

После отработки отклика второго контрольного кода и записи его неискаженного значения в счетчик 2 адреса исходного устройства происходит обращение к блоку 1 памяти. При этом считывается микрокоман- 5 да первого формата. Сигнал с выхода 47

"Конец диагностирования" выхода 1.1 блока

1 памяти поступает на элемент И 27. При поступлении очередного импульса со входа

44 устройства на выходе элемента И 27 появляется сигнал, переводящий триггер 7диагностики в нулевое состояние. Этим же сигналом очередная микрокоманда первого формата записывается в регистр 3. На выходе 48 "Конец работы" регистра 3 появляется единичный сигнал. Это сигнал поступает на выход 50 группы 52 выходов и сигнализирует на блок верхнего уровня 54 управления о готовности кольца устройств к работе. Далее устройство для программного управления функционирует аналогично описанному выше алгоритму.

Таким образом, устройство позволяет повысить достоверность функционирова-. ния и обеспечивает благодаря этому уменьшение времени существования необнаружения константных неисправностей.

Формула изобретения

Устройство для программного управления, содержащее блок памяти, счетчик адреса, регистр микрокоманд, счетчик, триггер диагностики, первый и второй дешифраторы, блок сравнения, первый элемент И, первый и второй элементы ИЛИ, причем информационные выходы счетчика адреса соединены с адресными входами блока памяти, выходы старших разрядов группы выходов микроопераций которого соединены с информационными входами счетчика и регистра микроопераций, выходы старших разрядов которого являются выходами микроопераций устройства, выходы меток блока памяти соединены с входами второго дешифратора, четвертый выход которого соединен с входом разрешения счетчика адреса, информационные входы первого дешифратора являются входами операций устройства, а выходы соединены с входами первого элемента ИЛИ, выход которого соединен с входом установки триггера диагностики, выход первого элемента И соединен с входом записи счетчика, о т л и ч а ю щ е ес я тем, что, с целью расширения. области применения устройства, в него введены регистры возврата, передачи управления и кода, триггеры отказа, зацикливания и управления, демультиплексор, мультиплексоры адреса и условий, первый и второй коммутаторы, группа элементов ИЛИ, вто10

55 рой-десятый элементы И и третий-восьмой элементы ИЛИ, причем группы входов передачи управления устройства являются группами информационных входов мультиплексора адреса и группы элементов

ИЛИ, выходы которых соединены соответственно с первой и второй группами входов второго коммутатора, выходы которого соединены с первыми группами информационных входов первого коммутатора и блока сравнения и входами второго элемента

ИЛИ. выход которого соединен с первым входом второго элемента И, выход которого соединен с информационным входом триггера отказа, выход которого является выходом третьего разряда группы осведомительных выходов устройства и соединен с первым входом седьмого элемента

ИЛИ, выход которого соединен с инверсными входами восьмого, девятого и десятого элементов И, выход которого соединен с первыми входами седьмого. шестого и nep8oro элементов.И. с входом синхронизации триггера управления и с входами записи регистров кода и микрокоманд, выход "Конец работы" которого является выходом второго разряда группы осведомительных выходов устройства и соединен со вторым входом седьмого элемента ИЛИ, входы операций устройства являются второй группой информационных входов первого коммутатора, выходы которого соединены с информационными входами счетчика адреса, первый вход синхронизации устройства является прямым входом восьмого элемента

И, выход которого соединен с входом разрешения первого дешифратора и входом счета/записи счетчика адреса, третий и второй входы синхронизации устройства являются соответственно, прямыми входами десятого и девятого элементов И, выход которого соединен с входом синхронизации триггера отказа и с первыми входами третьего, четвертого и пятого элементов И, выход которого соединен с входом сброса счетчика, выход старшего разряда которого соединен с входом установки триггера зацикливания, прямой выход которого соединен с третьим входом седьмого элемента ИЛИ и является выходом первого разряда группы осведомительных выходов устройства, выходы старших разрядов адреса блока памяти соединены с информационными входами регистра кода и с третьей группой информационных входов первого коммутатора, выход младшего разряда группы выходов адреса блока памяти соединен с входами младшего разряда группы информационных входов мультиплексора условий, выход которого соединен с входами младшего раз1656498

12 ряда группы информационных входов регистра кодов и третьей группы информационных входов первого коммутатора, выходы кода условия блока памяти соединены с адресными входами мультиплексора условий и информационными входами регистра передачи управления, выходы которого соединены с адресными входами демультиплексора, группы информационных выходов которого являются группами выходов передачи управления устройства, входы сигналов условия устройства являют-. ся входами старших. разрядов группы информационных входов мультиплексора условий, выходы старших разрядов группы выходов микроопераций соединены с информационными входами регистра возврата, выходы которого соединены с адресными входами мультиплексора адреса и со второй группой информационных входов блока сравнения, выход которого соединен с инверсным входом второго элемента

И и со вторым входом пятого элемента И, выход "Конец команды" выходов микроопераций блока памяти соединен с первым, вторым и третьим инверсными управляющими входами первого коммутатора, выход

"Конец диагностики" выходов микроопераций блока памяти соединен со вторым входом седьмого элемента И, выход которого соединен с входом сброса триггера диагностики, инверсный выход которого соединен со вторым входом третьего элемента И и с информационным входом триггера управления, выход которого соединен с входом раз-. решения демультиплексора, прямой выход триггера диагностики соединен с третьим входом второго элемента И, с прямым и инверсным входами управления второго коммутатора и со вторыми входами первого и шестого элементов И, выход которого соединен с входом прямого счета счетчика, 5 выходы младших разрядов которого соединены с входами восьмого элемента ИЛИ, выход которого соединен соответственно с третьими прямым и инверсным входами шестого и первого элементов И, инверсный

10 выход триггера зацикливания соединен с третьим входом пятого элемента И, первый выход второго дешифратора соединен с первым входом пятого элемента ИЛИ и первым входом четвертого элемента ИЛИ, вы15 ход которого соединен с третьим входом третьего элемента И, выход которого соединен с первым входом шестого элемента

ИЛИ, выход которого соединен с входом записи регистра передачи управления, вто20 рой выход второго дешифратора соединен со вторыми входами четвертого и пятого элементов ИЛИ, выход которого соединен со вторым входом четвертого элемента И, выход которого соединен со вторым входом

25 шестого элемента ИЛИ и с входом записи регистра возврата, третий выход второго дешифратора соединен с третьим входом четвертого элемента ИЛИ, четвертый выход второго дешифратора соединен с четвер30 тым входом четвертого элемента ИЛИ и с первым входом третьего элемента ИЛИ, выход которого соединен с входом разрешения регистра микрокоманд, пятый выход второго дешифратора соединен с четвер35 тым управляющим входом первого коммутатора и со вторым входом третьего элемента

ИЛИ.

1656498

Фиг. 1(Май

1656498

О1 — лераый кснтясльный ксд

©ф — нпнеа исдуля, 1сз1ращаищегп атклик ф® — дреия дапгнктсрсаания кпльиа нсдулей

® — дтсрсй кснгпрсльный кпд ф — нанес нсдуля, дссдраи1 пющегс стклик

Рна д и н

Рарл иаоВаний адреса

Передапп управления

Лередпчп gnnuAeuc r Ь ocnrnni

6uz 5 (Аел /1 гари - ".uu у а

Яыдапапереоео коипрольмоеа мода

Нг.5 (ilucm 3) 155549Я ды3ача Йтарого конп ральнага

Редактор В, Фельдман

Заказ 2309 Тираж 487 Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35, Раушская наб., 4/5

Производственно-издательский комбинат "Патент", г. Ужгород, ул.Гагарина, 101

Пер5ьикантрольныц

ELд

Ваюро кантрольныи юд

Рог.5(Лист33

Составитель 0. Фомичев

Техред М.Моргентал Корректор С. Шевкун