Устройство для сопряжения эвм с каналом связи

 

Изобретение относится к вычислительной технике и может быть использовано в системах сбора информации. С целью повышения достоверности работы устройства за счет исключения появления прерываний ЭВМ, вызванных помехами в канале связи, в устройство, содержащее преобразователь последовательного кода в параллельный, делитель частоты, формирователь импульсов , дешифраторы формата и синхробайта, блок контроля по модулю, первый счетчик импульсов, два триггера, буферный регистр и шинный формирователь, введен второй счетчик импульсов. 1 ил.

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (н)ю G 06 F 13/00

ГОСУДАРСТВЕННЫЙ КОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ

ПРИ ГКНТ СССР

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (21) 4704943/24 (22) 03.06.89 (46) 15.06.91. Бюл. М 22 (71) Ленинградское производственное объединение пассажирского автобусного транспорта ЬЬ 3 (72) А.M.Ãàëêèí, И.В.Седашева, С.M.Òðîíèí и Б.С.Цирлин (53) 681.325(0888.8) (56) Авторское свидетельство СССР

М 1336017, кл. G 06 F 13/00, 1986, Авторское свидетельство СССР по заявке 1Ф 4306257/24, кл. G 06 F 13/00, 1987.

Изобретение относится к вычислительной технике и может быть использовано в системах сбора информации.

Целью изобретения является повышение достоверности работы устройства путем снижения вероятности появления сигналов прерывания ЭВМ от ложных кодовых последовательностей, вызванных помехами в канале связи.

На чертеже представлена функциональная схема устройства.

Устройство для сопряжения ЭВМ с каналом связи содержит преобразователь 1 последовательного кода в параллельный (регистр сдвига), делитель 2 частоты, формирователь 3 импульсов, дешифраторы 4 и 5 формата и синхробайта, блок 6 контроля по модулю, счетчики 7 и 8 импульсов, триггеры

9 и 10, буферный регистр 11 и шинный формирователь 12, информационный вход 13, вход 14 синхронизации, вход 15 начальной,, БЦ,, 1656546 Al (54) УСТРОЙСТВО ДЛЯ СОПРЯЖЕНИЯ ЭВМ

С КАНАЛОМ СВЯЗИ (57) Изобретение относится к вычислительной технике и может быть использовано в системах сбора информации. С целью повышения достоверности работы устройства за счет исключения появления прерываний

ЭВМ, вызванных помехами в канале связи, в устройство, содержащее преобразователь последовательного кода в параллельный, делитель частоты, формирователь импульсов, дешифраторы формата и синхробайта, блок контроля по модулю, первый счетчик импульсов, два триггера, буферный регистр и шинный формирователь, введен второй счетчик импульсов. 1 ил, установки, выход 16 запроса прерывания, вход 17 чтения и информационный выход 18 устройства.

Устройство функционирует следующим а образом, о

Пусть устройство принимает кодовую ц последовательность, состоящую из синхробайта (00001111) и информационных байтов, каждый из которых имеет нулевой стартовый бит, два единичных стоповых бита и один Ь бит контроля по четности, 0с

Приход первого нулевого бита принимаемой кодовой последовательности на вход

13 устройства вызывает появление импульса на входе формирователя 3, который сбрасывает в нулевое состояние делитель 2, На выходе делителя 2 частоты формируются импульсы (меандр) с частотой, равной частоте передачи кодовой последовательности.

Таким образом, благодаря сбросу в нулевое состояние делителя 2 по спаду входного сиг1656546

50 нала фронт сигнала на выходе делителя 2 приходится примерно на середину каждого бита принимаемой кодовой последовательности, По этому фронту информация с входа

13 устройства проталкивается в регистр 1.

Как только в последнем окажется записанным код синхробайта, на выходе дешифратора 5 появится сигнал "0", который, установит триггер 9 в состояние "1", разрешив тем самым работу счетчика 7, Одновременно будет обнулен счетчик 8. Сигнал переполнения счетчика 7 формируется в тот момент, когда очередной байт "вытолкнет" иэ регистра 1 предыдущий байт. Если при этом в очередном байте первый бит окажется нулевым (стартовый бит), два последних бита — единичными (стоповые биты), а проверка нечетности, осуществляемая блоком

6, даст положительный результат, то на выходе дешифратора 4 появится сигнал "1", который по окончании сигнала переполнения счетчика 7 будет записан в триггер 10, т.е. последний перейдет в единичное состояние, и на выходе 16 запроса прерывания появится сигнал "1", Кроме того, сигнал ггереноса с выхода счетчика 7 вызовет перепись содержимого регистра 1 сдвига в буферный регистр 11 и наращивание на единицу содержимого счетчика 8.

Получив сигнал прерывания, процессор считывает содержимое буферного регистра

11 и счетчика 8 через шинный формирователь 12, подав на вход 17 устройства, т.е. на управляющий вход шинного формирователя 12, сигнал "0", Появление в регистре 1 сдвига следующего байта (переполнение счетчика 7) вызывает повторение описанной процедуры, увеличивая каждый раэ содержимое счетчика 8, до тех пор, пока не будет передана вся кодовая последовательность. Если при этом очередной байт снова окажется синхробайтом, что означает начало новой кодовой последовательности, то триггер 9 будет зажат в единичном состоянии сигналом "0" с инверсного выхода дешифратора 5 синхробайта, а в триггер 10 единица записана не будет, так как на выходе дешифратора 4 в случае синхробэйта появляется сигнал "0", т.е. появление синхробайта не вызовет сигнала прерывания на выходе 16 устройства.

Этот сигнал, как и в предыдущем случае, появляется только при каждом правильном, байте, полученном после синхробайта.

Пусть теперь в очередном байте. поступившем в регистр 1, имеется ошибка — несовпадение стартового или стоповых битов с заданными значениями (нулевым и единичными соответственно) или проверка нечетности, осуществляемая блоком 6, даст

40 отрицательный результат. Тогда на выходе дешифратора 4 к моменту появления сигнала переполнения счетчика 7 сохранится сигнал "0", в результате чего триггер 9 перейдет в нулевое состояние, а в триггере 10 также сохранится нулевое состояние.

Таким образом, к моменту записи этого неправильного байта сигнал запроса прерывания на выходе 16 устройства не будет сформирован, а дальнейшая работа счетчика 7 будет заблокирована сигналом "0", поступающим на его вход сброса с выхода триггера 9, т.е. будет прервана запись кодо- вой последовательности в процессор при обнаружении ошибки хотя бы в одном иэ ее байтов. После этого обнаружение синхробайта вновь инициирует передачу кодовой последовательности в процессор, причем, поскольку при появлении синхробайта обнуляется счетчик 8, эта передача начинается

"сначала"

Если, например, помехи, имеющие место в канале передачи данных, будут интерпретированы как синхробайт, что, очевидно, инициирует начало приема "ложной" кодовой последовательности, то как только в одном из байтов этой последовательности будет обнаружена ошибка, ее прием будет прекращен, а настоящий синхробайт независимо от этого инициирует начало приема настоящей кодовой последовательности, поскольку появление синхробэйта в середине правильной кодовой последовательности невозможно.

В описываемом устройстве сигналы прерывания ЭВМ вырабатываются при получении каждого правильного байта, принятого послесинхробайта. В устройстве-прототипе прерывание вырабатывается при получении каждого синхробайта.

Формула изоб ретения

Устройство для сопряжения ЭВМ с каналом связи, содержащее делитель частоты, выходом подключенный к синхровходу и реоб разо вателя посл едовател ьного кода в параллельный, информационный вход которогс соединен с входом формирователя импульсов и является информационным. входом устройства для подключения к информационному выходу канала связи, выход формирователя импульсов соединен с входом сброса делителя частоты, шинный формирователь, выход которого соединен с информационным выходом устройства для подключения к шине данных ЭВМ, дешифратор синхробайта, дешифратор формата и блок контроля по модулю, информационные входы которых соединены с выходом преобразователя последовательного кода в параллельный, синхронизирующие и разрушающие

1656546

Составитель В.Вертлиб

Редактор А.Маковская Техред M.Mîðãåíòàë Корректор А.Осауленко

Заказ 2053 Тираж 410 Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35, Раушская наб., 4/5

Производственно-издательский комбинэт "Патент", г. Ужгород, ул. Гагарина, 101 входы дешифраторов формата и синхробайта соединены соответственно с выходами делителя частоты и блока контроля по модулю, первый счетчик импульсов, счетный вход которого соединен со счетным входом 5 делителя частоты и является входом синхронизации устройства, первый и второй триггеры, синхровходы которых соединены с выходом первого счетчика импульсов, вход сброса которого соединен с выходом перво- 10 го триггера, входы сброса и установки которого соединены соответственно с входом начальной установки устройства и инверсным выходом дешифратора синхробайта, а информационный вход — с информацион- 15 ным входом второго триггера и выходом дешифратора формата, и буферный регистр, о т л и ч а ю щ е е с я тем, что, с целью повышения достоверности работы устройства, в него введен второй счетчик 20 импульсов, причем вход сброса второго. счетчика импульсов соединен с инверсным выходам дешифратора синхробайта, счетный вход — с выходом первого счетчика импульсов, а информационные выходы — со старшими разрядами информационных входов шинного формирователя, младшие разряды информационных входов которого соединены с выходами буферного регистра,, информационный вход и синхровход которого соединены соответственно с выходами преобразователя последовательнога кода в параллельный и первого счетчика импульсов;причем выход второго триггера является выходом устройства для подключения к входу запроса прерывания ЭВМ, управляющий вход шинного формирователя и вход сброса второго триггера являются входом чтения устройства для подключения к шине управления ЭВМ..