Устройство для уменьшения пульсаций постоянного тока

 

Изобретение относится к электротехнике и может быть использовано в активных сглаживающих фильтрах источников вторичного электропитания. Цель изобретения - улучшение массогабаритных показателей. Устройство позволяет уменьшить мощность рассеивания на транзисторах 1,4-9, образующих совместно с резисторами 10-17 буферный каскад. Это достигается за счет использования буферных управляемых резистивно-транзисторных цепей, составленных из указанных выше элементов , позволяющих перераспределять мощности рассеивания с силовых транзисторов на более теплостойкие резистивные элементы, допустимый уровень перегрева у которых значительно выше, чем у транзисторов 1 з.п ф-лы 1 ил

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК

fsfis Н 02 М 1/14

ГОСУДАРСТВЕННЫЙ КОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ

ПРИ ГКНТ СССР

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

11 >0 Ф

0с

Q1

00 (л)

ЬЭ о (21) 4404038/07 (22) 05.04,88 (46) 23.06.91. Бюл. ¹ 23 (71) Киевский политехнический институт им.50-летия Великой Октябрьской социалистической революции (72) Н.В.Селиванов и И.М.Сокил (53) 621.314.5 (088.8) (56) Штильман В,И. Транзисторные сглаживающие фильтры, — М.: Энергия, 1979, с.135.

Назаров С,В, Транзисторные стабилизаторы напряжения. — М.: Энергия, 1980, с.16. (54) УСТРОЙСТВО ДЛЯ УМЕНЬШЕНИЯ

ПУЛЬСАЦИЙ ПОСТОЯННОГО ТОКА (57)Изобретение относится к электротехнике и может быть использовано в активных

„„Я „„1658320 А1 сглаживающих фильтрах источников вторичного электропитания. Цель изобретения улучшение массогабаритных показателей. Устройство позволяет уменьшить мощность рассеивания на транзисторах 1,4-9, образующих совместно с резисторами 10-17 буферный каскад. Это достигается эа счет использования буферных управляемых резистивно-транзисторных цепей, составленных из укаэанных выше элементов, позволяющих перераспределять мощности рассеивания с силовых транзисторов на более теплостойкие реэистивные элементы, допустимый уровень перегрева у которых значительно выше, чем у транзисторов. 1 з.п, ф-лы, 1 ил.

1658320

Изобретение относится к электротехнике и может быть использовано в активных сглаживающих фильтрах источников вторичного электропитания.

Цель изобретения — улучшение массогабаритных показателей.

На чертеже приведена принципиальная схема устройства для уменьшения пульсаций постоянного тока.

Устройство содержит последовательный фильтрующий транзистор 1, коллектор которого соединен с одним из входных выводов для подключения питающей сети, эмиттер через управляемый буферный каскад (ячейку) связан с одним из выходных выводов для подключения нагрузки, а база подключена к выводу схемы 2 управления (например, к инвертируемому усилителю) и к входному делителю 3 напряжения, состоящему иэ двух последовательно включенных резисторов. Буферный каскад состоит по крайней мере из двух резистивно-транзисторных управляемых ячеек, каждая иэ которых выполнена по схеме, состоящей из первого 4(5), второго 6(7) и третьего 8(9) буферных транзисторов. Коллектор каждого из первых буферных транзисторов через последовательную цепочку из резисторов (например, тугоплавких пленочных) 10, 11 и 12, 13 соединен с коллектором фильтрующего транзистора 1, Кдоме того, коллекторы вторых транзисторов 6,7 через соответствующие резисторы 14 и 15 подключены совместно с коллекторами соответствующих третьих буферных транзисторов 8, 9 к точке соединения резисторов 10, 11 и 12, 13.

Эмиттеры буферных транзисторов 6, 7 через резисторы 16, 17 обратной связи соединены с выходным выводом.

Устройство работает следующим образом.

Принцип действия устройства основан на том, что при увеличении тока нагрузки падение напряжения на переходе коллектор-база буферных транзисторов 4 -9 уменьшается и при дальнейшем увеличении тока нагрузки становится равным нулю, а затем меняет знак, т,е. рабочая точка буферных транзисторов переходит из активной области вольт-амперных характеристик в область насыщения, Процесс повторяется до тех пор, пока рабочая точка всех буферных транзисторов поочередно не перейдет в режим насыщения, При этом на фильтрующем транзисторе

1 (при максимальном токе нагрузки) рассеивается незначительная мощность, определяемая необходимым током, достаточным для поддержания фильтрующего транзистора в линейном режиме. Следовательно, при использовании буферных реэистивно-транзисторнЬ1х цепей мощность рассеивания на буферных транзисторах 4 — 9 значительно уменьшается, большая часть ее перераспре5 деляется на буферные резисторы 10-15 (например, тугоплавкие толстопленочные), которые имеют большую допустимую температуру и малые габариты и массу.

Транзисторы 4. 6 и 5,7 буферных ячеек

10 при максимальном расчетном токе нагрузки полностью переходят в режим насыщения, а транзисторы 8 и 9 должны работать вблизи режима насыщения (благодаря резисторам

10 — 15). При этом практически весь ток на15 груэки проходит через буферные транзисторы 4-9, а через транзистор 1 протекает ток, который в несколько раз меньше, по сравнению с токами, протекающими по транэисторам8и9.

20 Учитывая то обстоятельство, что процессы, происходящие в буферных ячейках идентичны, — достаточно рассмотреть одну из буферных ячеек, например, иэ транзистора 1, транзисторов 4, 6, 8 и резисторов 10, 25 11, 14, Анализ распределения электрической энергии по буферным транзисторам 4, 6, 8, 1 на экстремум в этой ячейке показывает, что максимальная мощность рассеивания на транзисторах 1, 4, 6, 8 определяется следу30 ющими выражениями: на транзисторе 4

Uoa

Р Т4 макс—

I где U « — падение напряжения на буферном каскаде;

В1о, R11 — сопротивление резисторов 10, 11; на транзисторе 6

Р 15 макс

40 где U бэт4 — падение напРЯжениЯ на пеРеходе база-эмиттер транзистора 4;

R14 — сопротивление резистора 14, при этом если буферная ячейка содержит m бу45 ферных цепей, то максимальная мощность рассеивания на m-м транзисторе составит

P Tm макс

50 на транзисторе 8 (0ок — m Оба Tm )

ТВ макс 4 Р

11 на транзисторе 1

P т1 макс = 81 1114 и m где и — количество ячеек;

m — количество буферных звеньев в ячейке.

Таким образом, предложенная схема устройства позволяет значительно умень1658320 шить суммарную мощность рассеивания на силовых транзисторах и перераспрЕделить ее на более теплостойкие резистивные элементы, допустимый уровень перегрева у которых значительно выше.

Составитель А, Кириллов

Техред М.Моргентал Корректор А. Осауленко

Редактор А. Мотыль

Заказ 1720 Тираж 394 Подписное

8НИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35, Раушская наб., 4/5

Производственно-издательский комбинат "Патент", г. Ужгород, ул.Гагарина, 101

Формула изобретения

1. Устройство для уменьшения пульсаций постоянного тока, содержащее входноЯ, выходной и общий выводы для подключения соответственно источника входного напряжения постоянного тока и нагрузки, первый фильтрующий транзистор, первую буферную ячейку с входным и выходным выводами, подключенными к одноименным выводам устройства, а также управляющим выводом, состоящую из второго и третьего транзисторов и первого и второго резисторов, входной делитель напряжения, состоящий из последовательно включенных третьего и четвертого резисторов, свободные концы которых подключены к входному и общему выводам, а их точка соединения подключена к базовому выводу первого транзистора, и схему управления, причем коллекторный вывод второго транзистора соединен с выводом первого резистора, эмиттерный вывод этого транзистора подключен к выводу второго резистора, свободный вывод которого соединен с базовым выводом второго и эмиттерным выводом третьего транзисторов, о т л и ч а ю щ е е с я тем, что, с целью улучшения массогабаритHblx показателей, в состав буферной ячейки дополнительно введены пятый и шестой резисторы и четвертый транзистор, базовый

5 вывод которого соединен с управляющим выводом буферноЯ ячейки, sего эмиттерный вывод подключен к базовому выводу третьего транзистора, один из выводов пятого и шестого резисторов и коллекторный

10 вывод четвертого транзистора соединены между собоЯ и подключены к свободному выводу первого резистора, а свободные выводы пятого и шестого резисторов подключены соответственно к входному выводу

15 буферной ячейки и коллекторному выводу второго транзистора, эмиттерный вывод которого соединен с выходным выводом буферной ячейки, управляющий вывод которой подключен к эмиттерному выводу

20 первого транзистора, коллекторный вывод которого соединен с входным выводом, причем схема управления выполнена с входным, выходным и общим выводами, подключенными соответственно к входно25 му, общему и базовому выводам первого транзистора.

2. Устройство по п.1, о т л и ч а ю щ е ес я тем, что дополнительно введена по меньшей мере одна буферная ячейка, вход30 ной, выходной и управляющий выводы которой соединены с одноименными выводами основной буферной ячейки.