Дельта-модулятор

 

Изобретение относится к вычислительной технике и технике связи и может быть использовано в системах вокодерной телефонии . Цель изобретения - повышение точности дельта-модулятора Последний содержит компаратор 1, триггер 2, источник 5 постоянного кода, сумматор 7, цифроаналоговый преобразователь 8 и буферный регистр 9. Благодаря введению преобразователя 3 кода, вычитателя 4 и блока 6 умножения на постоянный коэффициент в дельта-модуляторе уменьшается среднеквадратичная ошибка восстановления огибающей за счет учета ее статистических характеристик. 1 ил

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК

<5П5 Н 03 M 3/02

ГОСУДАРСТВЕННЫ И КОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ

ПРИ ГКНТ СССР

ОПИСАНИЕ ИЗОбРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ о (л

00 (л)

00 ,Cd (21) 4410252/24 (22) 15.04.88 (46) 23.06.91. Бюл. N 23 (71) Рижский политехнический институт им, А. Я, Пельше (72) Г, Н. Котович, И, М. Малашонок, К. С. Комаров и Ю, Б. Яненко (53) 621.376,56(088.8) (56) Bell System Technical Journal, 1971, ч. 50, № 2, р. 461, 462, fig. 2, 3.

Величкин А, Н. Передача аналоговых сообщений по цифровым каналам связи. — М.:

Радио и связь, 1983, с, 206-208, Авторское свидетельство СССР

N 566386, кл. Н 03 М 3/02, 1975, Авторское свидетельство СССР № 1571767, кл, Н 03 М 3/04, 08.04.88.

Авторское свидетельство СССР

¹ 1381716, кл. H 03 М 3/02, 1986.

„„ 4 „„1658383 А1 (54) ДЕЛЬТА-МОДУЛЯТОР (57) Изобретение относится к вычислительной технике и технике связи и может быть использовано в системах вокодерной телефонии. Цель изобретения — повышение точности дельта-модулятора. Последний содержит компаратор 1, триггер 2, источник

5 постоянного кода, сумматор 7, цифроаналоговый преобразователь 8 и буферный регистр 9. Благодаря введению преобразователя 3 кода, вычитателя 4 и блока 6 умножения на постоянный коэффициент в дельта-модулятОре уменьшается среднеквадратичная ошибка восстановления огибающей за счет учета ее статистических характеристик. 1 ил.

1658383

Изобретение относится к вычислительной технике и технике связи и может быть использовано в системах вокодерной телефонии.

Цель изобретения — повышение точности дельта-модулятора.

На чертеже приведена блок-схема дельта-модулятора.

Дельта-модулятор содержит компаратор 1, триггер 2, преобразователь 3 кода, вычитатель 4, источник 5 постоянного кода, блок 6 умножения на постоянный коэффициент, сумматор 7, цифроаналоговый преобразователь (ЦАП) 8 и буферный регистр 9.

На чертеже обозначены информационный и тактовый входы 10 и 11.

Преобразователь 3 кода, источник 5 постоянного кода и блок 6 умножения на постоянный коэффициент могут быть выполнены на ПЗУ.

Рассматриваемый дельта-модулятор предназначен для передачи огибающей, Его принцип работы основан на следующем, Корреляционная функция огйбающей достаточно хорошо описывается функцией

R(c) = eÄp (— — ), (1) гдЕ т0 = 30 мС.

Оценка гауссова процесса имеет плотность вероятности

P(Y) = х12 д exp(М ), (2)

Х где М вЂ” математическое ожидание огибающей речевого сигнала.

Сигнал с одномерной плотностью (2) можно получить, преобразовав гауссовский сигнал Х при помощи квадратичного детектора.

Двумерное нормальное распределение имеет вид

p(x.,õ„)= х

2 П0„1 — R„ ехр (20х(! — Rr где Dx — дисперсия гауссова сигнала;

Rx — коэффициент корреляции отсчетов

Хп и Х)1, Отсчеты огибающей можно представить соотношениями

y„=><„ ; Yl, =. Х), .

Поскольку У, и Ylf являются детерми(иГ)ованными 1 >ункциями Х, и Х)1. тг). э))ая Со. вместную плотность (3), по известным правилам определяют совместную плотность отсчетов Уп и У(, Полученное решение имеет вид

Р(V., yl)—

Х 8Kp — — — ch — хр —,(4)

10 2 M (1 — R) M (1 — R) } где М вЂ” математическое ожидание огибающей;

R — коэффициент кеорреляции отсчетов

15 Y„ Yl(.

Если критерием качества восстановления сигнала выбрана среднеквадратическая ошибка восстановления, то предсказанные и оценочные значения отсчетов сигналадол20 жны соответствовать их условным математическим ожиданиям. Предсказанный Yl u оценочный Yl отсчеты определяются приближенными соотношениями (2)

25 00 у)пр = f ól Р (y)/у(— Й dyl I 4 (5)

)У) — 1=Y(— 1

yi =2 у р (year y; — f) Cyi р (6)

30 где 6 — область квантования, определяемая предсказанным отсчетом Yl,р и выходным сигналом компаратора.

Если при сравнении отсчета Yl c Yl np

35 компаратор установится в состояние логической 1, то следовательно Yl > У) f)p и 9< соответствует интервалу (Yl пр, + 00(, в противном случае 6l< соответствует (О, Yl ffp(.

40 P yl, yl — 1)

Поскольку P(Y)/Yl 1) =, то

P (yl — 1) подставив (4) и (5) и выполнив интегрирование, получим;

Yl пр = M(1 — R) + R Yl-1 = R(Yl-1 — М) (7)

45 Для определения оценочных значений подставим (4) в (6) и проинтегрируем по двум возможным областям квантования.

B результате интегрирования получим два возможных решения.

50 8е e — b

=я р П ch (arch Ь

55 + Ь (Ь вЂ” 1)) + erfc (— х — ) +

+ erfc (Wb+ — — ) } пРи yl > У)„р

1658383 8е e — b

Yi =У пр { cb (arch b+ и Ь

ПРИ yi < ylnp 10

ГдЕ Ь = glnp/М (1 — R), ch() — гиперболический косинус;

arch() х — арккосинус;

erf () — интеграл вероятностей;

erfc() — дополнительный интеграл ве- 15 роятностей erfc(x) = 1 -erf(x), Как можно заметить, соотношения (7) и (8) полностью определяют алгоритм работы дельта-кодера, ориентированного на минимум среднеквадратической ошибки восста- 2р новления. При этом порог квантования определяется соотношением (7) на основе известной предыдущей оценки Yl l, а оценка отсчета в зависимости от результата сравнения входного и предсказанного отсчетов определяется соотношениями (8), Как можно заметить, оценка У* является нелинейной функцией Yl np и битв ДМ-последовательности, и может быть легко затабулирована в преобразователе кода. Зп

Можно констатировать. что представленный алгоритм более соответствует характеру огибающей и вследствие этого уменьшается ошибка восстановления огибающей, 35

Дельта-модулятор работает следующим образом.

Входной аналоговый сигнал т(1) поступает на первый вход компаратора 1 и сравнивается с аппроксимирующим напря- 4р жением Ynp(t) с выхода ЦАП 8. Результат сравнения в виде логического уровня появляется на выходе триггера 2 с приходом импульса тактовой частоты. В тот же момент времени происходит запись предсказанно- 45

ГО ОтСЧЕта Yl np В РЕГИСТР 9. ПОЛУЧЕННЫЙ бИт

P(rlT) ДМ-последовательности и отсчет Yl-1 пр поступают соответственно на первый и второй входы преобразователя 3, на выходе которого, согласно соотношениям (8), 5р появляется оценка отсчета Yl-i, которая поступает на суммирующий вход вычитателя 4, на вычитающий вход которого с выхода источника 5 поступает постоянное значение М. На выходе вычитателя 4 образуется величина Yl-1 — М, которая в блоке 6 умножается на постоянный коэффициент R, образуя величину R(Yl-1 -М), которая, суммируясь в сумматоре 7 с величиной M c выхода источника 5, образует величину

Yl np = М + R(Yl М) согласно (7). Значение

Yi вр преобразуется в аналоговый вид с помощью цифроаналогового преобразователя 8 и поступает на второй вход компаратора 1 для последующего сравнения.

Таким образом, очевидно, что учет статистических характеристик, т,е. определение условных математических ожиданий отсчетов огибающей, производится точнее, чем в прототипе, что ведет к уменьшению среднеквадратической ошибки восстановления огибающей.

Следует отметить, что дополнительным достоинством предлагаемого устройства является отсутствие аналоговых элементов, что делает устройство стабильным и высокотехнологичным

Формула изобретения

Дельта-модулятор, содержащий компаратор, первый вход которого является информационным входом устройства, цифроаналоговый преобразователь, выход которого соединен с вторым входом компаратора, выход которого подключен к информационному входу триггера, выход которого является выходом дельта-модулятора, источник постоянного тока, сумматор. выходы которого соединены с информационными входами буферного регистра, тактовый вход которого объединен с тактовым входом триггера и является тактовым входом дельта-модулятора, отличающийся тем, что, с целью повышения точности дельта-модулятора, в него введены вычитатель, блок умножения на постоянный коэффициент и преобразователь кода, первый вход которого подключен к выходу триггера, выходы буферного регистра соединены с вторыми входами преобразователя кода, выходы которого подключены к суммирующим входам вычитателя, выходы источника постоянного кода соединены с первыми входами сумматора и вычитающими входами вычитателя, выходы которого через блок умножения на постоянный коэффициент подключены к вторым входам сумматора, входы цифроаналогового преобразователя подключены к выходам сумматора.