Устройство для отладки программ

 

Изобретение может быть применено в вычислительной технике. Цель изобретения - расширение функциональных возможностей за счет формирования сигнала "Останов" по заданной команде на заданном цикле ее выполнения. Устройство вырабатывает сигналы останова по заданным N адресам одновременно, при реализации программы на I-цикле

- формирует показатели частотности по каждой из N команд исследуемой рабочей программы

- обеспечивает ранжирование величин частотности каждой из исследуемых команд. 4 табл., 10 ил.

СОЮЗ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИН (51)5 С 06 F 11/28

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

Н A BTOPGHOlVIY СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТНРЫТИЯМ

ПРИ ГКНТ СССР . (21) 4477346/24 (22) 22.08.88 (46) 07.07.91. Бюп. № 25 (72) В.А.Кривего и В.А.Гайдай (53) 681 . 3 (088.8) (56) Авторское свидетельство СССР № 1166122, кл. G 06 F 1.1/30, 1983.

Авторское свидетельство СССР № 1357963, кл. G 06 F 11/28, 1985. (54) УСТРОЙСТВО ДЛЯ ОТЛАДКИ ПРОГРАММ (57) Изобретение может быть применено в .вычислительной технике. Цель изобИзобретение относится к вычислительной технике и может быть использовано для обеспечения отладки и исследования рабочих программ (РП) пользователя как специализированных, так и универсальных вычислительных устройств; а также в системах обработки цифровой информации.

Цель изобретения — расширение функциональных возможностей устройства за счет формирования сигнала "Останов" по заданной команде на заданном цикле ее выполнения.

На фиг. 1 изображена функциональная схема устройства; на фиг . 2 — то же, блока микропрограммного управления; на фиг. 3 — то же, блока синхронизации; на фиг. 4 — алгоритм записи информации в регистр состояния; на ,фиг. 5 — алгоритм работы устройства в режиме подготовки блоков оперативной памяти; на фиг. 6 — временная диаграмма формирования сигналов синхрониза-. ции блоком синхронизации; на фиг.7а,б— алгоритм формирования сигналов блоком

2 ретения — расширение функциональных возможностей эа счет формирования сигнала иОстанов по заданной команде на заданном цикле ее выполнения. Устройство вырабатывает сигналы останова по заданным и адресам одновременно. при реализации программы на -цикле, формирует показатели частотности по каждой из п команд исследуемой рабочей программы, обеспечивает ранжирование величин частотности каждой иэ ис— следуемых команд. 4 табл., 10 ил. синхронизации; на фиг. 8 — временная диаграмма записи в блок оперативной памяти данных новой информации; на фиг. 9а,в — алгоритм работы устройства в режиме определения частотности операций; на фиг. 10а — в †., то же, в режиме формирования сигнала "Остаtl нов

Устройство содержит (фиг. 1) блок 1 оперативной памяти данных, счетчик 2 адреса, регистр 3, первый шинный формирователь 4, блок 5 оперативной памяти признаков, коммутаторы адреса

6 и данных 7, блок 8 постоянной памяти, дешифратор 9 нуля, блок 10 микропрограммного управления, второй шинный формирователь 11, блок 12 синхронизации, регистр 13 состояния, элемент 14 задержки, четыре элемента

ИЛИ 15 — 18, элемент НЕ 19.

Элемент ИЛИ 18 записывает информацию в счетчик 2 адреса по сигналу У2 в режиме подготовки блоков оператив-. ной памяти или по стробируюг1ему сигналу СИ от исследуемой магистрали.

1661771

Элемент НЕ 19 обеспечивает наращива.ние значения счетчика 2 адреса по заданному фронту сигнала У4 в режиме подготовки блоков оперативной памяти.

Блок 10 микропрограммного управления (фиг. 2) содержит блок 20 постоянной памяти, регистр 21 микрокоманд, регистр 22 текущего адреса, триггер

23 базового адреса, мультиплексор 24 условий, генератор 25 тактовых импульсов, селектор 26 адреса, регистр

27 и 28 адреса.

Блок 12 синхронизации (фиг. 3) содержит блок 29 постоянной памяти, регистр 30 микрокоманд, регистр 31 текущего адреса, триггер 32 базового адреса, мультиплексор 33 условий, генератор 34 тактовых импульсов.

Устройство для отладки программ ра-,0 ботает в двух режимах: в режиме под-! готовки данных (эагрузка блоков опе ративной памяти) и в режиме исследования РП.

В режиме подготовки данных коммута-5 торы адреса 6 и данных 7 переключаются на прием информации от управляющей магистрали. В качестве устройства управления может быть использована управляющая ЦВМ или пульт оператора, обеспечивающий загрузку блоков оперативной памяти данных 1 и признаков 5.

Переключение коммутаторов 6 и 7 на прием от соответствующего входа производится сигналами соответственно XI и Х2, формируемыми от регистра 13 состояния.

Состав и назначение, а также интерпретация битов регистра 13 состояния приведены в табл. 1.

Загрузка регистра 13 состояния про-. изводится данными, поступающими от управляющей магистрали при помощи и под управлением блока 10 жкропрограммного управления,(фиг. 2) .

Назначение микрокоманд блока 10 микропрограммного управления, интерпретация и соответствие адресному пространству на управляющей магистрали приведено в табл. 2.

Подпрограмма записи информации в регистр 13 состояния приведена в табл. 3.

Работу блока 10 рассмотрим на примере операции загрузки информации в регистр 13 состояния.

Из табл. 2 и фиг. 2 следует, что адрес 176166, соответствующий этой операции, сигналом ОБИ фиксируется на регистре ?8 адреса и поступает на вход селектора 26 адреса, откуда считывается код 01, который поступает на информационный вход регистра

27 адреса подпрограмм.

Далее выполнение операции рассмотрим в объеме ее выполнения на каждом шаге оператора (фиг.4).

Оператор 1. Селектор 26 адреса, получив иэ управляющей ЭВИ адрес

176166, выдает код 01 на регистр 27 адреса подпрограмм. При наличии текущего адреса, равного нулю, и базового адреса, равного нулю, организуется адрес (табл. 3) блока 20.постоянной памяти, где по текущему адресу А2=001 подпрограмма переходит к выполнению второго оператора.

Операторы 2 и 3. Формируется код

А1=10 на мультиплексор 24 условий для анализа сигнала ДЗП с управляющей магистрали. При условии наличия этого сигнала, т .е. лог. "1", на базовом входе и текущего адреса 001 подпрограмма переходит к выполнению четвертого оператора. При условии отсутствия сигнала на базовом входе подпрограмма повторяет второй и третий операторы, Оператор 4. Формируется стробирующий сигнал У1 записи в регистр 13 состояния. По текущему адресу А2=010 подпррграмма переходит к выполнению пятого оператора.

Оператор 5. Формируется сигнал .У7 в управляющую магистраль ОТВ о приеме информации. Одновременно формируется код A1=10 для анализа сигнала ДЗП с управляющей магистрали . По текущему адресу 011 подпрограмма переходит к выполнению шестого оператора.

Операторы 6 и 7. При условии наличия лог. "1" на базовом входе подпрограмма повторяет действие пятого оператора, так как происходит подготовка ожидания сброса сигнала ДЗП. При условии сброса этого сигнала, т.е. наличии на базовом входе лог. "0", подпрограмма переходит к выполнению восьмого оператора.

Операторы 8 и 9. Формируется код

А1 01 для анализа сигнала ОБМ с уп-. равляющей магистрали. При условии наличия этого сигнала (базовый адрес равей единице) через оператор 10 происходит .зацикливание ожидания сброса сигнала ОБИ, 1661771

При появлении на магистрали адреса

176164 блоков 1 и 5 оперативной памяти блок 1О управления формирует последовательно сигнал У3, переключающий блоки 1 и 5 из режима считывания в режим записи, а в следующем такте кроме сигналя У3 формирует стробирующий сигнал У4 записи данных (3) в блок 1 оперативной памяти данньм к записи данных (1) в блок 5 оперативной памяти признаков. После записи информации в блоки 1 и 5 по заднему фронту сигнала у4 значение счетчика 2 адреса инкрементируется.

Алгоритм работы устройства в реа- жиме подготовки блоков оперативной:.. памяти представлен на фиг. 5.

Возможные операции (идентификация

20 функций обслуживания устройства, подпрограмм микропрограммного управления и адресного пространства управляющей магистрали), выполняемые устройством в режиме подготовки блоков оператив25 ной памяти, приведены в табл.4.

После окончания режима подготовки блоков оперативной памяти устройство готово к режиму исследования рабочих программ. В этом режиме устройством

39 управляет блок 12 синхронизации (фиг. 3). Кодом А1 с регистра 30 микрокоманд мультиплексор 33 условий настроен на прием синхросигнала СИ от исследуемой магистрали. В счетчик т- 3 2 адреса по сигналу СИ заносится адрес исследуемой PH являющийся ад" ресом блоков 1 и 5 оперативной памя-. ти. Одновременно по сигналу СИ запускается блок 12 синхронизации. Вре4р менная диаграмма работы блока 12 синхронизации представлена на фиг. 6.

При условии сброса сигнала ORM (базовый адрес равен нулю) подпрограмма переходит к выполнению 11 on ратора.

Оператор 11. Формируется сигнал У сброса, устанавливающий регистры 27

22 и триггер 23 в нулевое исходное положение.

Таким образом, после установки ре гистра 13 состояния в соответствующ состояние выполняется режим подготов ки устройства к работе.

Устройство в режиме исследования рабочих программ может выполнять два подрежима: определение частотности операций при реализации РП; формиров ние сигнала "Останов" на выходе уст-. ройства после прохождения заданного числа раз через исследуемую команду поэтому подготовка устройства, заклю чающаяся в заполнении блоков 1 и 5 оперативной памяти, для этих режимов тоже ведется по разному.

Подготовка блоков 1 и 5 оперативной памяти для выполнения подрежима определения частотности заключается в обнулении всех ячеек блока 1 опера тивной памяти данных и записи единиц во все ячейки блока 5 оперативной па мяти признаков из управляющей магист рали, т.е. от управляющей ЦВМ.

Подготовка блоков 1 и 5 оперативной памяти для выполнения режима фор мирования сигнала "Останов заключае ся в занесении в блок 1 оперативной памяти данных информации, соответствующей числу прохождения РП через ис следуемый адрес. В эти же адреса в блоке 5 оперативной памяти признаков заносятся единицы.

В качестве примера рассмотрим заполнение блоков 1 и 5 оперативной памяти для режима формирования сигнала

"Останов" по любому, допустим 1321» 45 адресу из всего адресного пространства, допустим от О до 4К, после прохождения по этом адресу N, допустим 3, число раз.

В этом случае в регистр 13 состоя- 50 ния по адресу 176166 и по сигналу У1 записываются данные Х1:=I, Х2:=I

ХЗ:=I, переключающие коммутаторы адреса 6 и данных 7 на прием информации от управляющей магистрали. 55

В счетчик 2 адреса по адресу 176162 по сигналу У2 записываются данные (1321III), являющиеся адресом блоков 1 и 5 оперативной памяти ОЗУ.

Стробирующий сигнал СИ по тактовым импульсам от генератора 34 тактовых импульсов записывается в триггер 32 базового адреса, начиная, тем самым, формирование последовательности стробирующих сигналов WE/×Ò, СЕ/ЧТ, СЕ/ЗП. Переход к новым адревам блока 29 постоянной памяти осуществляется по коду А2 через регистр

31 текущего адреса.

Алгоритм работы блока 12 синхронизации приведен на фиг. 7. .Операторы 1 и 2. Получив синхроI сигнал СИ исследуемой магистрали, блок 12 синхронизации формирует сигнал WH/×Ò, переключающий блоки 1 и 5 из режима записи в режим считывания.

1661771

Операторы 3 — 5. Одновременно с сигналом WE/×Ò формируется стробирующий сигнал СЕ/ЧТ считывания из блоков 1 и 5 оперативной памяти, мульти-, плексор 24 условий также переключает- 5 ся на передачу анализа сигнала "Признак" °

Оператор б. При наличии единицы в блоке 5 операторной памяти признаков

10 данные из блока 1 оперативной памяти данных записываются в регистр 3 по признаку из блока 5 оперативной памя-. ти признаков через элемент 14 задержки. В том случае, если сигнал

Признака в блоке 5 .оперативной памяти

Признаков отсутствует, блок 12 син1 ронизации вновь ожидает синхросигнаЛы. Одновременно сброс сигнала E/×Ò возвращает блоки 1 и 5 оперативной памяти в режим записи. Данные с выхода регистра 3 поступают на адресные входы блока 8 постоянной памяти, настроенного регистром 13 состояния на инкрементирование информации. 25

Оператор 7. Таким образом, если в ячейке,блока 1 оперативной памяти данньм предварительно была записана нулевая информация, то на выходе бло-. ка 8- постоянной памяти появится единица, которая сигналом СЕ/ЗП запишется в блок 1 оперативной памяти данньм по адресу РП, хранящемуся в счетчике 2 адреса.

Оператор 8. Собственным сигналом

"Сброс" блок 12 синхронизации уста35 навливается в исходное положение.

Алгоритм будет повторяться до окончания рабочей программы.

Из описания видно, что адреса блоков. оперативной памяти представляют собой множество счетчиков, каждый иэ которых осуществляет подсчет числа следования команд с соответствующими адресами.

Таким образом, после выполнения РП в ячейках блока 1 оперативной памяти данных, адреса.которьм идентифицируются кодом исследуемых операций, эафиксируется количество их прохождений

50 на исследуемой магистрали в процессе выполнения РП.

Далее они могут быть считаны средствами управляющей ЭВМ. Причем, если считывание производится с нулевого адреса блоков оперативной памяти по

55 конечным, автоматически производится ранжирование информации по частотности операций в РП, Считывание информации из блока 1 оперативной памяти данных производится под управлением блока 12 синхронизации. При выполнении этой операции на управляющей магистрали выставляется адрес 176164. Селектор 26 адреса дешифрует этот адрес и на информационный вход регистра 27 адреса подпрограмм записывается код, соответствующий операции считывания информации.

При этом блок 19 формирует сигналы

У5 и У6, коммутирующие шйнйый формирователь 4 на передачу информации в управляющую ЦВИ, а также сигнал У4, стробирующий считывание информации иэ блока 1 оперативной памяти данных, а также увеличивающий на единицу сос тояние счетчика 2 адреса после каждого обращения к блокам оперативной памяти.

Если (табл . 4, и. 1) устройство настроено на выполнение функции формирования сигнала "Останов", то после соответствующей загрузки регистра 13 состояния устройство начинает выполнять укаэанный режим. Блок-схема алготритма устройства при формировании функции "Останов" приведена на фиг. 10.

В счетчик 2 адреса по сигналу от исследуемой магистрали СИ заносится текущий адрес исследуемой РП, являюшийся адресом блоков 1 и 5 оперативной памяти. Одновременно по сигналу

СИ запускается блок 12 синхронизации. Блок сийхронизации вырабатывает управляющие сигналы (фиг.8).

Оператор 4. Формируется сигнал

ЧЕ/ЧТ, переключающий блоки 1 и 5 из режима записи в режим чтения.

Оператор 5. Формируется сигнал

WH/×Ò и сигнал СЕ/ЧТ вЂ” стробирующий сигнал считывания из блоков 1 и 5 оперативной памяти.

Оператор 6. В случае наличия единицы в разряде признака блока 5 оперативной памяти признаков, диаграмма переходит к выполнению седьмого оператора, в случае отсутствия единицы в разряде признака блока 5, блок 12 синхронизации устанавливается в исходное положение и ожидает нового запуска по сигналу СИ от исследуемой магистрали.

Оператор 7. Формируются сигналы

WE/×Ò и СЕ/ЧТ и информация с вьмода блока 1 оперативной памяти данньи записывается в регистр 3 по сигналу

1661771 признака иэ блока 5 оперативной памяти признаков через элемент 14 задержки °

Оператор 8. Сбрасываются сигналы

WE/×Ò и CE/ЧТ, чем блок 1 оперативной памяти данных подготовлен к режиму записи новых данных. Сами данные с выхода регистра 3 поступают на адресные входы блока 8 постоянной памяти, настроенного на декрементирование. Та10 ким образом, если в ячейке блока 1 оперативной памяти находились данные, равные 6, то с выхода блока 8 посто.— янной памяти поступают данные, рав ные 5. Данные. с выхода блока 8 постоянной памяти поступают на дешифратор 9 нуля и через коммутатор 7 данных — на входы данных блока 1 оперативной памяти данных.

Операторы 9 — 11. В случае равенства данных нулю, по сигналу ХЗ разрешения от регистра 13 состояния дешифратор 9 нуля формирует сигнал "Останов" на выход устройства. В случае неравенства нулю данных, блок 12 синхронизации формирует стробирующий сигнал СЕ/ЗП в блок 1 оперативной памяти данных.

Оператор 12 ° Формируется сигнал

"Сброс", устанавливающий блок 12 синхронизации в исходное состояние.

В соответствии с рассмотренным ал= горитмом видно, что сигнал 10станов" на выходе устройства будет сформиро35 ван после прохождения N числа раз по. адресу, отмеченному в блоке 5 оперативной памяти признаков.

Устройство может формировать сиг". нал "Останов" по нескольким адресам

РП. Для этого в блоке 5 оперативной памяти признаков исследуемые адреса помечаются единицами, а в соответствующие ячейки блока 1 оперативной памяти данных заносится необходимое 45 число проходов. Сигнал "Останов" будет сформирован тогда, когда один из помеченных признаков адрес повторится в РП то число раз, которое занесено в блок 1 оперативной памяти

50 данных.

Рассмотрим пример формирования сигнала "Останов" по адресу 1321> после прохождения его в РП три раза.

В этом случае в режиме подготовки в блоке 5 по адресу 1321 записывает55 ся признак, соответствующий единице, а в блоке 1 по адресу 1321> — число "3". Регистр 13 состояния заполняется в соответс гвин с .алгоритмом на фиг. 10,.настраивая устройство на режим исследования РП в режиме формирования сигнала "Останов".

После запуска РП каждый раэ при появлении стробирующего сигнала СИ запускается блок 12 синхронизации, формирующий сигнал WF./ЧТ. При появлении на исследуемой магистрали адреса

1321- по сигналу CF/ЧТ из блока 1 считывается число "3", а из блока 5 считывается сигнал, по которому через элемент 14 задержки в регистр 3 записывается число "3".

С выхода регистра 3 число "3" поступает на адресные входы блока 8 постоянной памяти, настроенного на декреминтирование информации, следовательно, с выхода блока 8 через коммутатор 7 данных на информационные входы блока 1 оперативной памяти данных приходит число "2". В это время блок

12 синхронизации сбрасывает сигнал

WE/×Ò, переключив при этом блок оперативной памяти данных из режима считывания в режим записи. По сигналу CE/ÇÏ число "2" запишется по адресу 1321 . В заключение по сигналу

"Сброс" триггер 32 базового адреса и регистр 31 текущего адреса устанавливаются в нулевое исходное состояние.

Устройство ожидает следующий сигнал

СИ.

При втором появлении на исследуемой магистрали адреса 13218 в блок 1 оперативной памяти данных запишется число "1", а при третьем появлении адреса 1321 — число "О", при этом дешифратор 9 выдает на выход устройства сигнал "Останов".

Формула и з о б р е т е н и я

Устройство для отладки программ, содержащее счетчик адреса, блок оперативной памяти данных, четыре элемента И1И, элемент задержки, дешифратор, нуля, регистр, блок микропрограммного управления, причем выход первого элемента ИЛИ соединен с тактовым входом счетчика адреса, о т л и ч а ю щ е ес я тем, что, с целью расширения функциональных возможностей устройства за счет формирования сигнала "Останов" по заданной команде на заданном цикле ее выполнения, в устройство введены элемент НЕ, регистр состояния, коммутатор данных, коммутатор адреса, 1661771

Т а б л и ц а 1 п ервый и второй шинные формирователи, блок постоянной памяти, блок оперативной памяти признаков, блок синхронизации, причем выходы с первого по восьмой блока микропрограммного управления соединены соответственно с вход м записи регистра состояния, с перв м входом первого элемента KIH второго и третьего элементов ИЛИ, входом 1О р зрешения и входом управления наавлекшен передачи информации первоrP шинного фоу е рователя, входом разр шения и эходон управления направлен ем передачи информации второго шин- 15 ного формирователя, первый, второй и третий выходы регистра состояния соедИнены соответственно с управляющими ( в годами коннутаторов адреса и данных и входом обращения блока постоянной памяти, третий выход регистра состояния соединен с тактовым входом дешифратора нуля, выход которого является нйходом останова устройства, первые группы входов-выходов первого и вто- 25 рого шинных формирователей через двустороннюю магистраль соединены с vnр авляющей магистралью, выход блока перативной памяти данных соединен с нформационным входом регистра и с вторым информационным входом первого шинного формирователя, выход которого очинен с первьм информационным нхоу1ом регистра состояняд, с первыми информационными входами коннутаторов 35 данных и адреса и первым входом логических условий блока никропрограммного управления, жасод второго шинного формирователя соединен с вторым входом логических условий блока микропрограм 40 много управления, информационный вход

Подготовка адреса Х1 устройства соединен с вторым информационным входом коммутатора адреса, выход которого соединен с информационньм входом счетчика адреса, выходы которого соединены с адресными входами блоков оперативной памяти признаков и данных, выход блока оперативной памяти признаков соединен с входом запуска блока синхронизации и через элемент задержки — с входом записи регистра, тактовый вход устройства соединен с вторым входом первого элемента ИЛИ и с тактовым входом блока синхронизации, вход начальной установки устройства соединен с входом начальной установки блока синхронизации, первый, второй и третий выходы которого соединены с вторьм4 входами соответственно второго, третьего и четвертого,элементов ИЛИ, выход четвертого элемента ИЛИ соединен с входом обращения блока оперативной памяти данных, выход второго элемента ИЛИ соединен с входами записи блоков оперативной памяти данных и признаков, выход третьего элемента HJIH соединен с входом обращения блока оперативной памяти признаков и первым входом четвертого элемента ИЛИ, четвертый выход блока микропрограммного управления через элемент HF. соединен со счетным входом счетчика адреса, выход коммутатора данных соединен с информационными входами блоков оперативной памяти данных и признаков, выход регистра соединен с адресным входом блока постоянной памяти, ньмод которого соединен с входом дешифратора и с вторым информационным входом коммутатора данных.

В режиме исследования РП бит равен нулю, при этом коммутатор 6 адреса настроен на прием информации от исследуемой магистрали на вход счетчика 2 адреса.

В режиме подготовки бит равен единице, при этом коммутатор 6 адреса настроен на прием информации от управляющей магистрали на вход счетчика 2 адреса.

1661771

Режим работы блока 8. постоянной памяти и дешифратора 9

ХЗ

Т а б л и

1 76.1 66

Стробирующий сигнал записи информации из управляющей магистрали в регистр 13 состояния

Сигнал записи информации из управляющей магистрали в счетчик 2 адреса

Сигнал, переключающий блоки t и 5 оперативной памяти из .режима записи в режим считывания при их подготовке

Стробирующий сигнал записи или чтения в блоках оперативной памяти признаков 5 и данных 1

Сигналы коммутации шинных формирователей 4 адрес-данных из режима приема информации от управляющей магистрали в режим считывания инАормации в управляющую ЭВИ

176162

У2

176164

176164

176156

У5, у6

Подготовка данных Х2

Продолжение табл. !

В режиме исследования РП бит равен нулю, при этом коммутатор 7 данных настроен на прием информации с выхода блока 8 на информационные входы блоков 1 и 5.

В режиме подготовки бит равен единице, при этом коммутатор 7 данных настроен на прием информации от управляющей магистрали на входы блоков 1 и 5.

В режиме определения частотности операций бит равен нулю, при этом в блоке 8 выбирается адресное пространство, в котором выполняется инкрементирование входной информации.

В режиме формирования сигнала Останов" бит равен единице, при этом в блоке S постоянной памяти выбирается адресное пространство, в котором выполняется декрементирование входной информации. Наличие единицы в этом бите также является разрешением для работы дешифратора

9, выделяющего нулевой код из вы— ходной информации блока S постоянной памяти.

1661771

Продолжение табл. 2

v7, У8

Сигналы, управляющие работой управляющей магистрали, соответственно "Ответ" (OTB), "Запрос на прерывание" (ЭПР, ПРЕР)

Сигнал, обеспечивающич сброс адресных регистров блока постоянной памяти на нуль

Группа разрядов блока постоянной— памяти, осуществляющая адресацию внутри подпрограммы (текущий адрес накопителя микропрограмм)

Группа разрядов, обеспечивающая коммутацию условий через мультиплексор 24

А2

А1

ТабппцаЗ

Иикрокомакли р пlп

PPOH

Алрес пол программ

Алрес текуWi!

Алвес ба а овмп

У! У2 УЗ У4 УЗ Уб Y7 YB 99 У10 А! А2 носам кол лв,кол ль .кол лв.кол

Т.

З 4 З!

ЗЗ!а !

001

10 001

010

10 011

0 l 100

10 010

000

01 011

22

2З 1

24

26

27

О 1 О О И О

О 1 О О 1 0

О 1 0 О 1 1

0 1 0 1 О 0

О 1 О 1 1 О

0 1 О 1 1 1

U 1 i О О 0

О 1 I О О 1

Таблица4

Р п/п.

Адрес подпро- Выполняемые функции граммы восьм. код

Адрес на управляющей магистрали восьм. код

Производится загрузка регистра 13 состояния данными (0-2) из управляющей ЭВИ

Производится загрузка счетчика 2 адреса данными (0-11) из управляющей ЭИ1

Производится загрузка блоков

5 (О) и 1 (1-9) оперативной, памяти данньяи из управляющей ЭВМ

Производится вывод информации иэ блоков 5 и 1 (0-9) на управляющую магистраль

176166

176162

176164

1 761 56

П р и м е ч а н н е. Адреса на управля10щей магистрали приведены условно и могут бьггь изменены пользователем устройства.

1б61771

<Риг.1

У/...УЕ У7 УВ

+gal g ОТВ ЗПР ПРРР

ЙОЧОЛО брее4ю9 О

am W nr SSvvnall ЮляамаА юмсадачем,и: г я ° r

А«п

Л дбееистрcecme iнид 4J w адресу Пб/66 иенолам поаоисыбаюжл денна»: «Ос f

3"

Х дсиетчин одоесаг адресу т6Иг апнолом

Ч2 залисмбаютсл донные, яблюющиесл гав ным оооесаи dna

neоа(пибнаО оантги нйвв био шнохабd

ddiuvv ооераевб метаданных AI оббоооФму/Я5 4 смлама Ю, 44 жниъМЬсе данйые.Яхте какОдращенилндлону аоерающЬв ли млол

Ондерсномусиенолу vd састалние сиетиина

Одресаб иннременпнруе/умх

1б61 771

Чйде Щ» 6Ц1о

ФаЮ

Шормнродоние си енола остонод

Ром им иссоедоданил

> Гамме ифеса аерелолнен

Ооределение

vvrm»avow а 7ерЩид

1661771

@up 7а

166 771 гтрк

Arr иихф бдЛ

Ill!p.

Est

Юигд

1661771

Фиг Щ (Риг, 10и

Да.rO8

Составитель И.Сигалов

Техред . A,Êðàâ÷óê Корректор Н.Ревская

Редактор Б.Зарванская

Заказ 2125 Тираж 413 Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-издательский комбинат "Патент", г. Ужгород, ул, Гагарина, 101